このページについて
電磁干渉は、積分計測回路に主に3つの方法で影響を与える可能性があります。 それは統合された入力を変更し、基準駆動型の戻りランプを変化させ、あるいは変換タイミングとパルス受信を中断させます。. 最初の2つは、回路を停止させることなく変換結果を変更する可能性があります。パルスの中断は、変換が完了できない場合、コントローラーがリセットされる場合、または出力経路が有効な信号の転送を停止した場合に発生することがあります。.
点滅している、あるいは点灯したままのパルスインジケーターでは、どのメカニズムが原因であるかを特定できません。有用な説明は、次の3つの事柄を結びつけます。 干渉がどこで侵入するか、積分波形がどのように変化するか、そしてその変化がどのように測定結果やパルス出力に到達するかです。.
モデルと範囲： 本稿では一般的な二重積分モデルを使用します。「正の積分」は入力積分を意味し、「負の積分」は反対の基準を用いた逆積分を意味します。これらの名称は、出力が正から負になることを要求するものでも、2つの独立したチャネルを意味するものでも、あるいはエネルギーの入出力レジスタを説明するものでもありません。計量への影響を説明するために、フロントエンドがすでに有効電力に比例した低帯域幅信号を生成していると仮定します。変換結果は、時間加重エネルギー蓄積とパルス生成に送られます。これは、測定された電力が、変換間のギャップを含め、割り当てられた間隔を表していると仮定しています。これは説明用のモデルであり、普遍的な電力量計のアーキテクチャではありません。シグマデルタADC、デジタル乗算、および直接的な電圧周波数変換には、実際の信号経路の分析が必要です。波形の確認は、適切に定格された絶縁測定装置を使用する有資格のエンジニアが行う必要があります。計量基板は主電源電圧を基準としている可能性があるため、一般的な接地基準のオシロスコープのグランドを活線基準のノードに接続してはなりません。.
1. 通常動作：デュアルスロープ変換中に何が起こるか？
アナログ変換とエネルギーパルス機能を分離します：
電力比例信号
↓
入力/基準切り替え → 積分器 → コンパレータ → タイミングおよび変換結果
↑ │
└──────────────── 位相制御 ────────────────┘
変換結果 → 時間加重エネルギー蓄積
→ 1パルス分のエネルギー増分に到達 → 計量パルス
これらは配線指示ではなく、機能的な関係を示しています。. コンパレータの変換完了遷移は、下流で生成されるメータリングパルスではありません。.
正の積分：入力を電圧変動に変換する
入力の積分は、固定間隔T₁の間持続します。入力が一定の場合、理想的な積分器の出力変動の大きさは次のようになります。
|ΔV₁| = |Vin| × T₁ / (Rint × Cint)
入力が大きいほど、ランプは急になります。積分間隔が長いほど、変動は大きくなります。入力が変化する場合、最終的な変動は、単一の瞬時ピークではなく、積分ウィンドウ内の入力の面積に依存します。.
ここで、ΔVは電圧変化です。対応する電荷変化は ΔQ = Cint × ΔV; 両方の数量は交換可能ではありません。.
負の積分：既知のスロープで開始しきい値に戻る
入力積分後、回路は出力を開始しきい値に戻す基準に切り替わります。理想的な戻りスロープの大きさは次のとおりです。
|S₂| = |Vref| / (Rint × Cint)
両方のフェーズで同じRintとCintを使用し、同じしきい値に戻る場合：
|Vin| × T₁ = |Vref| × T₂
したがって：
T₂ = T₁ × |Vin| / |Vref|
通常の変換には2つのランプがあります。1つは開始点から離れ、もう1つは開始点に戻ります。コンパレータは戻りしきい値を検出し、コントローラがT₂のタイミングを停止できるようにします。.
0.5 Vの入力、1 Vの基準振幅、20 msのT₁という例示的な値の場合、理想的なT₂は10 msとなります。これらは計算上の入力値であり、特定のメーターの仕様ではありません。.
二重積分型変換では、共有されるRCコンポーネントの理想値が比率計算において相殺されます。オフセット、リーク、閾値誤差、および過負荷からの復旧は依然として重要です。実際の実装には、オートゼロフェーズや残留クリアランスフェーズが含まれる場合があります。参照： Analog Devicesによる積分型ADCアーキテクチャの解説.
2. 干渉はどこから侵入し、何を変化させるか？
同一の外部外乱であっても、到達するノードによって異なる結果が生じる可能性があります。.
| 結合位置 | 影響を受ける回路数 | 直接的な症状 |
|---|---|---|
| サンプリングおよび積分器入力 | 入力電圧、電流または統合エリア | ランプ傾斜変化または終点シフト |
| 供給、基準および基準接地 | アンプヘッドルーム、リターン傾斜または比較しきい値 | クリッピング、変更されたリターン時間または終点ジッター |
| スイッチ制御、クロックおよびリセット | 位相期間、スイッチング時間または有効タイマーカウント | 変換ジャンプ、タイムアウトまたは再起動 |
| パルスドライバおよびレシーバインターフェース | ロジックレベル、パルス幅、エッジ、またはレシーバ基準 | 誤パルス、カウント漏れ、または外部パルスの欠落 |
両方の入力端子に同時に加わるコモンモード外乱は、自動的に差動測定誤差となるわけではありません。しかし、コモンモード除去比の有限性、入力フィルタインピーダンスの不整合、またはコモンモード範囲の超過により、結果に影響を及ぼす可能性があります。.
また、干渉中の過渡的な誤差、事象後の復旧、および永続的なハードウェア損傷を区別してください。. 出力の短い停止は、コンポーネントの恒久的な故障を意味するものではありません。.
クロック誤差についても状況を考慮する必要があります。固定積分間隔とリターンカウントに同一の安定したクロックを使用する場合、共通のクロック周波数スケールファクタは比率計算において相殺されます。フェーズ間のクロック外乱、エッジの欠落、またはリセットは、依然として変換を破損させる可能性があります。また、エネルギーの蓄積は経過時間に依存するため、変換比の相殺は正確なエネルギー時間ベースを保証するものではありません。.
3. 正の積分障害：ランプが変化、クリップ、または停止するのはなぜか？
入力干渉は信号とともに積分される
実際の入力は、目的の信号 Vin(t) と外乱 vn(t) の和で構成されると仮定します。理想的な反転積分器では、外乱は追加の出力変動をもたらします。
δV₁ = −[1 / (Rint × Cint)] × ∫ vn(t) dt、0 から T₁ まで積分
直接的な意味合いは有用です。 積分ウィンドウ内の外乱の正味面積が、変換誤差へのこの寄与を決定します。.
正と負の面積が相殺されれば、終点誤差は小さくなる可能性があります。ウィンドウがサイクルの部分しかカバーしない場合、または外乱にオフセットが含まれる場合、終点はシフトします。固定積分間隔は、平均化によって特定の周期的な外乱を拒否できます。高周波信号を自動的に除去するわけではありません。.
別の経路があります。高周波干渉は、フロントエンドの非線形接合部によって整流され、低周波またはDC誤差を生成する可能性があります。次に、積分器は既に歪んだ信号を受け取ります。積分間隔を長くするだけでは、その誤差を除去できない場合があります。. Analog Devices のチュートリアル MT-096 高精度アンプにおける RF 整流について説明しています。.
確認すべき証拠: 入力フェーズは正常に開始および終了しますが、その終点とそれに続く復帰時間は入力の擾乱によって変化します。まず、入力領域が変化したのか、それともインテグレータ自体が線形動作を停止したのかを確認してください。.
ヘッドルーム不足がランプをクリップする
線形積分関係は、アンプが指定された動作条件内にある場合にのみ適用されます。.
過大な入力、または利用可能な出力スイングを低下させる電源の擾乱により、ランプがアンプの出力リミットに達する可能性があります。波形はプラトーを形成します。入力はまだ存在しているかもしれませんが、出力はもはや期待されるスロープに従わないため、変換は入力領域に関する情報を失います。.
これは、真にゼロの入力によって引き起こされるフラットなランプとは異なります。入力、電源、およびインテグレータ出力を比較してください:
- 入力は存在するが、出力はスイングリミット付近にある場合: ヘッドルームまたは過負荷を調査してください。.
- 入力は実際には接続されておらず、出力は以前の値保持: スイッチング状態と入力パスを点検してください。.
- 通常の条件が復帰した後も異常な動作が短時間継続する: アンプが損傷していると結論付ける前に、過負荷回復を評価してください。.
コモンモードのオーバーレンジ、出力飽和、CMOSラッチアップは異なる状態です。ラッチアップの診断には、デバイス固有の動作、異常な電流、回復特性などの証拠が必要であり、単なるフラットな波形だけでは不十分です。.
スイッチングと漏れ電流が積分電流を変更する
アナログスイッチの遷移は電荷を注入する可能性があります。正味の電荷ΔQが積分コンデンサに到達した場合、結果として生じる電圧ステップはおおよそ次のようになります。
ΔVstep ≈ ΔQ / Cint
これは、傾きの均一な変化ではなく、スイッチング瞬間のステップとして現れることがよくあります。電荷分布はスイッチと周囲の回路に依存します。データシート全体の電荷注入値を自動的にCintに割り当てるべきではありません。参照のこと Analog DevicesのアナログスイッチチュートリアルMT-088.
持続的な追加の漏洩電流は、追加の入力のように動作します。その傾き誤差の大きさは約 |Ileak| / Cint. です。目的の入力電流が小さい場合、同じ漏洩がより大きな相対誤差を生じます。.
電荷注入と漏洩は既存の回路の非理想性です。外部干渉がそれらを悪化させるかどうかを、イベントの前、中、後に波形、動作条件、およびデバイスの動作を比較して確立してください。.
4. 負の積分障害：閾値への復帰がうまくいかないのはなぜか？
基準値の変動はリターン速度を変更します
入力積分終端点を変更せずに、より小さい基準値はより浅いリターンランプとより長いT₂を生成します。より大きい基準値は反対のことをします。.
微小な参照値の変化に対して、逆関係は以下のように近似されます。この変化は、非積分中にほぼ一定であると仮定します。
δT₂ / T₂ ≈ −δVref / Vref
ここで、Vref は参照値の大きさを表します。下流の処理で公称参照値が引き続き使用される場合、T₂ が長いほど入力が大きいと解釈されます。最初の結果は、必ずしもパルス出力の停止ではなく、ゲイン誤差です。.
非積分中に参照値が変動する場合、帰還スロープは時間とともに変化します。瞬時電圧の読み取り値に依存するのではなく、そのフェーズにおける参照値の積分を評価してください。.
参照値の適用が不適切
コントローラは、意図した参照電流を確立せずに非積分をコマンドする可能性があります。その場合、出力は保持されたり、ゆっくりドリフトしたり、主に漏れやバイアスに応答したりすることがあります。参照値の極性が不正確だと、終点からさらに離れる可能性があります。.
決定的な観察結果は次のとおりです。 スイッチングコマンドの後、積分ノードは実際に要求された方向に電流を受け取りますか？
これは、負電源の崩壊に高い出力を帰するよりも情報量が多いです。非積分には逆方向の電流が必要であり、回路が個別の負電源を必要とするかどうかは、その実装によって異なります。.
閾値ノイズが変換終了イベントを破損させる
コンパレータは、2つの入力間の差に応答します。終端付近では、ランプまたは比較基準のノイズにより、その差の符号が繰り返し変化する可能性があります。結果として生じる遷移は、早い、遅い、または繰り返される可能性があります。. テキサス・インスツルメンツのヒステリシス付きコンパレータに関するガイダンス 閾値付近のノイズによって引き起こされる複数の遷移を説明しています。.
小さな有効閾値誤差δVとほぼ一定の終端スロープの場合、タイミング誤差の大きさは次のようになります。
|δt| ≈ |δV| / |S₂|
したがって、同じ電圧変動は、リターンランプが遅い場合に、より大きなタイミング誤差を生じさせます。.
次に何が起こるかは、制御ロジックによって異なります。早期のエッジを捉えると、測定された間隔が短縮されます。有効なエッジを逃すと、完了が遅延したり、タイムアウトがトリガーされたりする可能性があります。不定の待機は、実装のタイムアウトと回復動作に依存します。これは避けられない「コンパレータロックアップ」ではありません。“
インテグレータ出力、コンパレータ出力、および変換完了状態を同じ時間軸で観察してください。. それが、アナログリターンフォルトとデジタルイベントの欠落を区別します。.
コンデンサメモリと残留電荷が次の開始点を変更する
誘電吸収により、コンデンサの動作は以前の充電および放電履歴に依存します。残留電荷の不完全なクリアも、次の変換を異なるレベルから開始させる可能性があります。これらの誤差は、入力振幅または極性の変更後に顕著になることがあります。.
について Microchip TC500ファミリーのドキュメント 残留電荷クリアフェーズを説明しており、積分コンデンサで低い誘電吸収を必要とします。誤差バジェット、リーク、および履歴依存の動作を評価してください。誘電体ラベルだけでは、インテグレータが数サイクル後に永久飽和状態に入ることを確立するものではありません。.
5. 積分障害はどのように計測パルスエラーになるか？
ここで使用されるモデルでは、各有効変換が電力推定値 P̂ を提供します。後段の処理では、関連する時間間隔を使用してエネルギーを累積します。 ΔE = P̂ × Δt, ここで、電力は kW、時間は時間（h）で表され、エネルギーは kWh となります。単に完了した変換回数をカウントするだけではこの機能は果たせません。特に戻り時間が変動する場合はなおさらです。アキュムレータが1パルス分のエネルギー増分に達すると、パルスを出力し、残余分を保持します。.
校正周波数（CF）ピンと絶縁されたメーターパルス端子では、異なるスケーリングや動作ルールが使用される場合があります。観測対象の出力に応じて、パルス定数および有効／無負荷条件を使用してください。.
パルス定数を K（インパルス/kWh）、選択したエネルギー方向における定常的な非負の有効電力を P（kW）とした場合、理想的な平均パルス周波数は次のようになります。
f = K × P / 3600 Hz
これにより、4つの可能な結果が区別されます。.
パルス周波数が高すぎる、または低すぎる
入力エリアのエラー、基準値の変更、またはエンドポイントのタイミングエラーにより、電力推定値が変化する可能性があります。持続的なバイアスが発生すると、平均パルス周波数が変化します。.
後段での平均化処理によりランダムジッタは低減される可能性がありますが、持続的な符号付きバイアスは累積し続ける可能性があります。パルス間隔の変化が1回発生しただけでは、長期的なエネルギー誤差は確定しません。低電力時、期待される間隔自体が長くなることがあります。例として、Kが1,000 impulses/kWh、Pが0.01 kWの場合、出力が有効で無負荷しきい値を超えているという条件下では、理想的な平均間隔は360秒となります。.
パルス出力が断続的に中断される
変換のタイムアウト、電源のリセット、または相順の遮断により、エネルギー積算器への新しいデータの入力が遅延する可能性があります。パルスが直ちに停止するかどうかは、システムが無効なデータをどのように処理するか（破棄する、前回の値を保持する、または測定を中断する）に依存します。.
したがって、異常な変換と計量パルスの欠落との間に固定された一対一の関係はありません。.
パルス出力が継続的に停止する
変換が完了しない、コントローラがリセット状態のままになる、パルス生成が無効になる、または出力インターフェースが故障する可能性があります。.
実際の計量用ICも、特定の条件下では意図的にパルスを抑制することがあります。例えば、 ADE7755 データシート 低電圧リセット中および無負荷動作中のパルス抑制について説明しています。これは出力動作の証拠であり、デュアルスロープコンバータの例ではありません。.
受信機が過剰カウントまたは過小カウントする
出力インターフェイスでの障害は、追加のしきい値通過や誤カウントを引き起こす可能性があります。また、信号レベルやパルス幅を変更して、有効なパルスがもはや受信機の要件を満たさなくなる可能性もあります。過度の入力フィルタリングは、正当な狭パルスを拒否することもあります。.
ソースと受信機を比較してください。受信カウントが不正確な正しいソース波形は、調査をインターフェイスに向けさせます。VIOXの パルスカウンタガイド は、カウントおよび入力条件に関する関連背景情報を提供します。.
6. 症状、メカニズム、および証拠を結びつける
| 観測された症状 | 候補となる障害経路 | 必要な証拠 |
|---|---|---|
| 入力統合エンドポイントはシフトするが、ランプは連続したまま | 入力障害、オフセットまたは追加の漏洩 | 入力面積、エンドポイントおよび復帰時間における対応する変化 |
| 入力統合ランプのクリッピング | 入力過負荷または出力ヘッドルーム不足 | 実際の入力、供給および出力スイング制限 |
| スイッチング時にステップが発生する | 電荷注入または制御信号の結合 | スイッチングエッジに対するステップのタイミング |
| 積分解除（デインテグレーション）が減速するが完了する | 基準電流または帰還電流の変化 | 基準、ランプ勾配、およびT₂の変化間の整合性 |
| 積分解除中の帰還傾向なし | 基準経路またはスイッチ状態の故障 | 指令状態と実際のノード応答の比較 |
| ランプがエンドポイントを横断したが、変換がタイムアウトした | コンパレータ、キャプチャ、または制御状態の問題 | アナログ横断、デジタルエッジ、および完了状態のシーケンス |
| パルスの遮断がリセットと同時に発生 | 電源またはリセット経路 | 電源イベント、リセット、および欠落パルス間の時間相関 |
| ソースパルスは存在するが、受信側でカウントが欠落している | ドライバ、絶縁、ケーブルまたは入力構成 | 両端のレベル、幅、エッジ、および累積カウント |
各候補はテスト可能な説明です。メカニズムの確認には相関する証拠が必要です。症状自体は、故障したコンポーネントの名前ではありません。.
7. EMC改善を失敗した機能に適合させる
新しい測定誤差を導入せずに、入力を保護する
入力保護とフィルタリングは、ノイズ減衰、ソースインピーダンス、安定化時間、および電圧と電流検出チャネルの振幅/位相マッチングを考慮する必要があります。より大きなコンデンサによって滑らかになった波形が、必ずしもより正確な電力測定になるとは限りません。.
小信号積分ノードでは、クランプおよびアナログスイッチのリークを評価に含めます。変更後のイミュニティと並行して、低負荷精度を再確認してください。.
ノイズの多いリターン電流で基準ノードが移動しないようにする
変更される電源、デジタル、および出力リターン電流とは別に、敏感な基準接続を確認してください。共有インピーダンスは、それらの電流を測定誤差に変換する可能性があります。デカップリングの配置とリターンパスは、公称静電容量と同じくらい重要です。.
Analog Devices社の71M6511 EMC アプリケーションガイド 基準パス、入力フィルタリング、レイアウトに関する例が記載されています。その抵抗値およびコンデンサ値は、解析なしに関連性のない設計に転用しないでください。.
タイミング精度を失うことなく、誤ったコンパレータイベントを拒否する
適切なヒステリシスまたは入力コンディショニングにより、繰り返しのしきい値遷移を減らすことができます。ただし、ヒステリシスは実効トリップポイントを変更し、フィルタリングは遅延を導入します。どちらも変換エラー予算に含める必要があります。.
制御ロジックは、変換タイムアウト、異常な位相状態、無効な結果を検出し、リカバリイベントを記録する必要があります。ウォッチドッグ再起動は、中断中のエネルギーを自動的に考慮しません。実行再起動だけでなく、データ処理とリカバリも検証してください。.
有効なパルスを保持しながらインターフェースを保護する
ドライバ、アイソレータ、プルアップ、クランプ、レシーバには、互換性のある電気的およびタイミング要件が必要です。保護を追加した後、有効なパルス幅、エッジ動作、および最大カウントレートを再確認してください。.
シールドケーブルが導電性エンクロージャに入る場合は、エントリーボンドをシステムレビューに含めてください。VIOX社のを参照してください。 EMCケーブルグランドガイド. ケーブル引き込みシールドは、結合経路の一部に対処しますが、基板レベルの基準および帰還経路設計に取って代わるものではありません。.
点滅するパルスインジケータ以上の検証
適用される規格下での通常の動作、障害発生中の挙動、および復旧を記録します。 IEC 62052-11 または GB/T 17215部 および製品テスト計画。テストレベルと合格基準は、関連する版、ポート、および機器の状態によって異なります。過渡電圧サプレッサ（TVS）または基準回路図では、アセンブリのコンプライアンスを確立できません。.
有用な検証は、4つの質問に答えます。統合波形は回復したか、変換は時間内に完了したか、ソースとレシーバのカウントは一致したか、測定誤差と保持データはイベントの前後に要件を満たしたか？
入力統合については、入力エリアを確認してください。分離については、戻りスロープとエンドポイントを確認してください。計量パルスについては、蓄積と伝送を確認してください。. これらの観測結果を関連付けることで、測定バイアス、変換中断、および出力受信の障害を区別できます。.
