مدارهای اندازه‌گیری انرژی دو شیب: چگونه تداخل، انتگرال‌گیری مثبت، انتگرال‌گیری منفی و خروجی پالس را مختل می‌کند

تداخل الکترومغناطیسی می‌تواند به سه روش اصلی بر یک مدار اندازه‌گیری انتگرال‌گیر تأثیر بگذارد: این عمل ورودی یکپارچه را تغییر می‌دهد، رمپ بازگشتِ مبتنی بر مرجع را دگرگون می‌کند، یا زمان‌بندی تبدیل و دریافت پالس را مختل می‌سازد. دو مورد اول می‌توانند نتیجه تبدیل را بدون متوقف کردن مدار تغییر دهند. وقفه در پالس می‌تواند زمانی رخ دهد که تبدیل نتواند به پایان برسد، کنترل‌کننده ریست شود، یا مسیر خروجی از انتقال سیگنال‌های معتبر باز بماند.

یک نشانگر پالس چشمک‌زن—یا ثابت—نمی‌تواند مشخص کند که کدام مکانیزم مسئول این وضعیت است. توضیح مفید، سه مورد را به هم مرتبط می‌کند: محل ورود تداخل، نحوه تغییر شکل موج انتگرال‌گیر، و چگونگی رسیدن آن تغییر به نتیجه اندازه‌گیری یا خروجی پالس.

مدل و دامنه: این مقاله از یک مدل دو شیبه (dual-slope) معمول استفاده می‌کند. “انتگرال‌گیری مثبت” به معنای انتگرال‌گیری ورودی؛ و “انتگرال‌گیری منفی” به معنای دی-انتگرال‌گیری با یک مرجع مخالف است. این نام‌ها لزوماً به این معنی نیستند که خروجی ابتدا مثبت و سپس منفی شود، یا دلالت بر دو کانال مستقل داشته باشند، یا ثبات‌های انرژی وارداتی/صادراتی را توصیف کنند. برای توضیح پیامدهای اندازه‌گیری، فرض کنید که یک بخش ورودی (front end)، قبلاً یک سیگنال با پهنای باند پایین متناسب با توان اکتیو تولید کرده است. نتایج تبدیل سپس به انباشت انرژیِ وزن‌دهی‌شده با زمان و تولید پالس تغذیه می‌شوند؛ این فرض بر این است که توان اندازه‌گیری‌شده نشان‌دهنده بازه زمانی اختصاص‌یافته به آن، شامل هرگونه وقفه بین تبدیل‌ها است. این یک مدل توضیحی است، نه یک معماری جهانی برای کنتورهای انرژی؛ مبدل‌های آنالوگ به دیجیتال سیگما-دلتا، ضرب دیجیتال و تبدیل مستقیم ولتاژ به فرکانس، نیازمند تحلیل مسیرهای سیگنال واقعی خود هستند. بررسی‌های شکل موج باید توسط مهندسان واجد شرایط و با استفاده از تجهیزات اندازه‌گیری ایزوله با رتبه‌بندی مناسب انجام شود: یک برد اندازه‌گیری ممکن است نسبت به ولتاژ شبکه مرجع‌دهی شده باشد، بنابراین زمینِ یک اسیلوسکوپ معمولی که به زمین متصل است، نباید به گره‌ای که دارای ولتاژ برق شهر (live) است، متصل شود.

۱. عملکرد عادی: در طول تبدیل دو شیب چه اتفاقی می‌افتد؟

تبدیل آنالوگ را از عملکرد پالس انرژی جدا کنید:

سیگنال متناسب با توان
        ↓
سوئیچینگ ورودی/مرجع → انتگرال‌گیر → مقایسه‌گر → زمان‌بندی و نتیجه تبدیل
        ↑                                              │
        └──────────────── کنترل فاز ────────────────┘

نتیجه تبدیل → انباشت انرژی وزن‌دهی‌شده با زمان
                  → رسیدن به افزایش انرژی یک پالس → پالس اندازه‌گیری

این‌ها روابط عملکردی هستند، نه دستورالعمل‌های سیم‌کشی. تغییر وضعیت «تکمیل تبدیل» در مقایسه‌گر، همان پالس اندازه‌گیری تولیدشده در پایین‌دست نیست.

انتگرال‌گیری مثبت: تبدیل ورودی به یک نوسان ولتاژ

انتگرال‌گیری ورودی برای یک بازه زمانی ثابت، T₁، ادامه می‌یابد. برای یک ورودی ثابت، بزرگی نوسان خروجی انتگرال‌گیر ایده‌آل برابر است با:

|ΔV₁| = |Vin| × T₁ / (Rint × Cint)

ورودی بزرگ‌تر، شیب تندتری ایجاد می‌کند. بازه انتگرال‌گیری طولانی‌تر، نوسان بزرگ‌تری ایجاد می‌کند. برای یک ورودی متغیر، نوسان نهایی به سطح زیر نمودار ورودی در بازه انتگرال‌گیری بستگی دارد، نه به یک پیک لحظه‌ای واحد.

در اینجا، ΔV یک تغییر ولتاژ است. تغییر بار الکتریکی متناظر با آن برابر است با ΔQ = Cint × ΔV; ؛ این دو کمیت قابل تعویض نیستند.

انتگرال‌گیری منفی: بازگشت به آستانه شروع با شیب مشخص

پس از انتگرال‌گیری ورودی، مدار به یک مرجع سوئیچ می‌کند که خروجی را به سمت آستانه شروع خود بازمی‌گرداند. اندازه شیب بازگشت ایده‌آل عبارت است از:

|S₂| = |Vref| / (Rint × Cint)

اگر هر دو فاز از Rint و Cint یکسان استفاده کنند و به آستانه یکسان بازگردند:

|Vin| × T₁ = |Vref| × T₂

بنابراین:

T₂ = T₁ × |Vin| / |Vref|

یک تبدیل عادی دارای دو شیب است: یکی دور از نقطه شروع حرکت می‌کند؛ دیگری به سمت آن بازمی‌گردد. مقایسه‌کننده آستانه بازگشت را تشخیص می‌دهد و به کنترل‌کننده اجازه می‌دهد زمان‌سنجی T₂ را متوقف کند.

برای یک ورودی نمونه 0.5 V، مقدار مرجع 1 V و T₁ برابر با 20 ms، مقدار ایده‌آل T₂ برابر با 10 ms است. این‌ها ورودی‌های محاسباتی هستند، نه مشخصات فنی برای یک کنتور خاص.

تبدیل دو شیبه (Dual-slope) اجازه می‌دهد تا مقادیر ایده‌آل قطعات RC مشترک از نسبت حذف شوند. آفست، نشتی، خطای آستانه و بازیابی پس از اضافه‌بار همچنان اهمیت دارند. پیاده‌سازی‌های عملی ممکن است شامل فازهای صفر خودکار و پاک‌سازی جریان باقی‌مانده باشند. ببینید توضیح Analog Devices در مورد معماری‌های ADC انتگرال‌گیر.

۲. تداخل از کجا وارد می‌شود - و چه چیزی را تغییر می‌دهد؟

یک اختلال خارجی یکسان می‌تواند بسته به گره‌ای که به آن می‌رسد، نتایج متفاوتی ایجاد کند.

محل کوپلینگ	کمیت مدار تحت تأثیر	نشانه فوری
نمونه‌برداری و ورودی انتگرال‌گیر	ولتاژ ورودی، جریان یا ناحیه یکپارچه	تغییر شیب رمپ یا جابجایی نقطه پایانی
منبع تغذیه، مرجع و زمین مرجع	فضای سر تقویت‌کننده، شیب بازگشت یا آستانه مقایسه	برش، تغییر زمان بازگشت یا لرزش نقطه پایانی
کنترل سوئیچ، کلاک و ریست	مدت زمان فاز، زمان سوئیچینگ یا تعداد تایمر معتبر	پرش‌های تبدیل، تایم‌اوت‌ها یا راه‌اندازی مجدد
رابط درایور پالس و گیرنده	سطوح منطقی، عرض پالس، لبه‌ها یا مرجع گیرنده	پالس‌های کاذب، شمارش‌های از دست رفته یا پالس‌های خارجی از دست رفته

یک اختلال حالت مشترک که هر دو ترمینال ورودی را با هم جابجا می‌کند، لزوماً یک خطای اندازه‌گیری دیفرانسیلی نیست. با این حال، رد حالت مشترک محدود، امپدانس‌های فیلتر ورودی نامطابق یا فراتر رفتن از محدوده حالت مشترک می‌تواند اجازه دهد که بر نتیجه تأثیر بگذارد.

همچنین یک خطای موقت در طول تداخل، بازیابی پس از رویداد و آسیب دائمی سخت‌افزاری را متمایز کنید. یک وقفه کوتاه در خروجی، خرابی دائمی قطعه را نشان نمی‌دهد.

خطاهای کلاک نیز به زمینه نیاز دارند. اگر بازه انتگرال‌گیری ثابت و شمارش بازگشتی از همان کلاک پایدار استفاده کنند، یک عامل مقیاس فرکانس کلاک مشترک از نسبت آن‌ها حذف می‌شود. یک اختلال کلاک بین فازها، یک لبه از دست رفته یا یک ریست همچنان می‌تواند یک تبدیل را خراب کند. به طور جداگانه، تجمع انرژی به زمان سپری شده بستگی دارد: حذف نسبت تبدیل، تضمین‌کننده یک پایه زمانی انرژی دقیق نیست.

۳. خطاهای انتگرال‌گیری مثبت: چرا شیب تغییر می‌کند، بریده می‌شود یا متوقف می‌شود؟

تداخل ورودی همراه با سیگنال انتگرال‌گیری می‌شود

فرض کنید ورودی واقعی شامل سیگنال مورد نظر Vin(t) به علاوه یک اختلال vn(t) باشد. برای یک انتگرال‌گیر معکوس ایده‌آل، اختلال باعث ایجاد یک انحراف خروجی اضافی می‌شود:

δV₁ = −[1 / (Rint × Cint)] × ∫ vn(t) dt، انتگرال‌گیری شده از 0 تا T₁

مفهوم فوری مفید است: مساحت خالص اختلال در پنجره انتگرال‌گیری، این سهم را در خطای تبدیل تعیین می‌کند.

اگر مساحت‌های مثبت و منفی آن یکدیگر را خنثی کنند، خطای نقطه پایانی می‌تواند کوچک باشد. اگر پنجره فقط بخشی از یک سیکل را پوشش دهد، یا اختلال شامل یک آفست باشد، نقطه پایانی جابجا می‌شود. یک بازه انتگرال‌گیری ثابت می‌تواند اختلالات دوره‌ای خاصی را از طریق میانگین‌گیری رد کند؛ این امر به طور خودکار هر سیگنال فرکانس بالا را حذف نمی‌کند.

مسیر دیگری وجود دارد. تداخل فرکانس بالا می‌تواند توسط اتصالات غیرخطی در بخش ورودی یکسوسازی شود و یک خطای فرکانس پایین یا DC ایجاد کند. سپس انتگرال‌گیر سیگنال از قبل تحریف شده را دریافت می‌کند. صرفاً افزایش بازه انتگرال‌گیری ممکن است این خطا را حذف نکند. آموزش Analog Devices MT-096 یکسوسازی RF را در تقویت‌کننده‌های دقیق توضیح می‌دهد.

شواهد مورد بررسی: فاز ورودی به طور عادی شروع و تمام می‌شود، اما نقطه پایانی و زمان بازگشت متعاقب آن با اختلال ورودی تغییر می‌کند. ابتدا مشخص کنید که آیا ناحیه ورودی تغییر کرده است یا خود انتگرال‌گیر رفتار خطی خود را متوقف کرده است.

فضای ناکافی، شیب را محدود می‌کند

رابطه انتگرال‌گیری خطی تنها زمانی اعمال می‌شود که تقویت‌کننده در شرایط عملیاتی مشخص شده خود باقی بماند.

یک ورودی بیش از حد، یا اختلال در تغذیه که دامنه نوسان خروجی موجود را کاهش می‌دهد، می‌تواند شیب را به حد خروجی تقویت‌کننده برساند. شکل موج یک فلات ایجاد می‌کند. ورودی ممکن است هنوز وجود داشته باشد، اما خروجی دیگر از شیب مورد انتظار پیروی نمی‌کند، بنابراین تبدیل، اطلاعات مربوط به ناحیه ورودی را از دست می‌دهد.

این با یک شیب ثابت که ناشی از ورودی صفر واقعی است، متفاوت است. ورودی، تغذیه و خروجی انتگرال‌گیر را با هم مقایسه کنید:

• ورودی موجود، خروجی نزدیک به حد نوسان خود: فضای کافی یا اضافه‌بار را بررسی کنید.
• ورودی در واقع متصل نیست، خروجی مقدار قبلی خود را حفظ می‌کند: وضعیت سوئیچینگ و مسیر ورودی را بررسی کنید.
• رفتار غیرعادی برای مدت کوتاهی پس از بازگشت شرایط عادی ادامه می‌یابد: بازیابی اضافه‌بار را قبل از نتیجه‌گیری مبنی بر آسیب دیدن تقویت‌کننده ارزیابی کنید.

اوررنج حالت مشترک، اشباع خروجی و لچ‌آپ CMOS شرایط متفاوتی هستند. تشخیص لچ‌آپ نیازمند شواهدی مانند رفتار خاص دستگاه، جریان غیرعادی و مشخصات بازیابی است - نه فقط یک شکل موج تخت.

سوئیچینگ و نشتی جریان انتگرال‌گیر را تغییر می‌دهند

گذار سوئیچ آنالوگ می‌تواند بار تزریق کند. اگر بار خالص ΔQ به خازن انتگرال‌گیر برسد، گام ولتاژ حاصل تقریباً برابر است با:

ΔVstep ≈ ΔQ / Cint

این اغلب به صورت یک پله در لحظه سوئیچینگ ظاهر می‌شود تا یک تغییر یکنواخت در شیب. توزیع بار به سوئیچ و مدار اطراف بستگی دارد؛ مقدار تزریق بار کل برگه اطلاعات نباید به طور خودکار به Cint اختصاص یابد. به آموزش سوئیچ آنالوگ Analog Devices، MT-088 مراجعه کنید..

جریان نشتی اضافی پایدار بیشتر شبیه یک ورودی اضافی عمل می‌کند. بزرگی خطای شیب آن تقریباً برابر است با |Ileak| / Cint. هنگامی که جریان ورودی مورد نظر کوچک است، همین نشتی خطای نسبی بزرگتری ایجاد می‌کند.

تزریق بار و نشتی، غیرایده‌آل‌های موجود در مدار هستند. با مقایسه شکل موج‌ها، شرایط عملیاتی و رفتار دستگاه قبل، حین و بعد از رویداد، مشخص کنید که آیا تداخل خارجی آن‌ها را بدتر می‌کند یا خیر.

۴. خطاهای انتگرال‌گیری منفی: چرا بازگشت به آستانه اشتباه می‌شود؟

تغییر مرجع، سرعت بازگشت را تغییر می‌دهد.

با ثابت نگه داشتن نقطه پایانی انتگرال‌گیری ورودی، بزرگی مرجع کوچکتر، شیب بازگشت کم‌عمق‌تر و T₂ طولانی‌تری تولید می‌کند. بزرگی مرجع بزرگتر برعکس عمل می‌کند.

برای یک تغییر مرجع کوچک که در طول جداسازی تقریباً ثابت باقی می‌ماند، رابطه معکوس می‌دهد:

δT₂ / T₂ ≈ −δVref / Vref

در اینجا، Vref نشان‌دهنده اندازه مرجع است. اگر پردازش پایین‌دستی همچنان از مقدار مرجع اسمی استفاده کند، T₂ طولانی‌تر به عنوان ورودی بزرگتر تفسیر می‌شود. اولین پیامد، خطای بهره است، نه لزوماً خروجی پالس متوقف شده.

اگر مرجع در طول جداسازی تغییر کند، شیب بازگشت با زمان تغییر می‌کند. به جای اتکا به یک خوانش ولتاژ لحظه‌ای، انتگرال مرجع را در طول آن فاز ارزیابی کنید.

مرجع به درستی اعمال نمی‌شود

کنترل‌کننده ممکن است جداسازی را بدون برقراری جریان مرجع مورد نظر فرمان دهد. خروجی در آن زمان می‌تواند ثابت بماند، به آرامی منحرف شود، یا عمدتاً به نشتی و بایاس پاسخ دهد. قطبیت مرجع نادرست می‌تواند آن را از نقطه پایانی دورتر کند.

مشاهده قطعی این است: پس از فرمان کلیدزنی، آیا گره انتگرال‌گیر واقعاً جریان را در جهت مورد نیاز دریافت می‌کند؟

این موضوع از نسبت دادن خروجی بالا به یک منبع تغذیه منفی فروپاشیده، آموزنده‌تر است. دی-انتگراسیون (انتگرال‌گیری معکوس) به یک جریان مخالف نیاز دارد؛ اینکه آیا مدار به یک منبع تغذیه منفی جداگانه نیاز دارد یا خیر، به پیاده‌سازی آن بستگی دارد.

نویز آستانه، رویداد پایان تبدیل را مختل می‌کند

یک مقایسه‌گر به اختلاف بین دو ورودی خود پاسخ می‌دهد. در نزدیکی نقطه پایان، نویز روی رمپ یا مرجع مقایسه می‌تواند علامت آن اختلاف را به‌طور مکرر تغییر دهد. انتقال حاصل ممکن است زودتر، دیرتر یا به‌صورت تکراری رخ دهد. راهنمای مقایسه‌گر با هیسترزیس شرکت Texas Instruments انتقال‌های متعددی را که توسط نویز در نزدیکی یک آستانه ایجاد می‌شوند، توصیف می‌کند.

برای یک خطای آستانه مؤثر کوچک δV و شیب نقطه پایان تقریباً ثابت، بزرگی خطای زمان‌بندی برابر است با:

|δt| ≈ |δV| / |S₂|

اختلال ولتاژ یکسان بنابراین خطای زمان‌بندی بزرگ‌تری را هنگام کندتر بودن شیب بازگشت ایجاد می‌کند.

اتفاقات بعدی به منطق کنترل بستگی دارد. ثبت یک لبه زود هنگام، بازه اندازه‌گیری شده را کوتاه می‌کند. از دست دادن لبه معتبر می‌تواند تکمیل را به تأخیر بیندازد یا باعث ایجاد تایم‌اوت شود. انتظار نامحدود به تایم‌اوت پیاده‌سازی و رفتار بازیابی بستگی دارد؛ این یک “قفل شدن مقایسه‌گر” اجتناب‌ناپذیر نیست.”

خروجی انتگرال‌گیر، خروجی مقایسه‌گر و وضعیت تکمیل تبدیل را بر روی همان مبنای زمانی مشاهده کنید. این مورد، خطای بازگشت آنالوگ را از یک رویداد دیجیتال از دست رفته متمایز می‌کند.

حافظه خازنی و باقی‌مانده نقطه شروع بعدی را تغییر می‌دهند

جذب دی‌الکتریک باعث می‌شود رفتار خازن به تاریخچه شارژ و دشارژ قبلی بستگی داشته باشد. پاک شدن ناقص باقی‌مانده نیز می‌تواند باعث شود تبدیل بعدی از سطح متفاوتی شروع شود. این خطاها ممکن است پس از تغییر دامنه یا پلاریته ورودی بیشتر قابل توجه شوند.

The مستندات خانواده TC500 میکروچیپ یک فاز پاکسازی باقی‌مانده را توصیف می‌کند و به جذب دی‌الکتریک کم در خازن انتگرال‌گیر نیاز دارد. بودجه خطا، نشتی و رفتار وابسته به تاریخچه را ارزیابی کنید. صرفاً یک برچسب دی‌الکتریک نشان نمی‌دهد که یک انتگرال‌گیر پس از چند سیکل وارد اشباع دائمی می‌شود.

۵. چگونه خطاهای انتگرال‌گیری به خطاهای پالس اندازه‌گیری تبدیل می‌شوند؟

در مدل مورد استفاده در اینجا، هر تبدیل معتبر یک تخمین توان، P̂، ارائه می‌دهد. پردازش پایین‌دست، انرژی را با استفاده از بازه زمانی مرتبط انباشته می‌کند: ΔE = P̂ × Δt, ، که در آن توان بر حسب kW و زمان بر حسب ساعت برای انرژی بر حسب kWh است. صرفاً شمارش تبدیل‌های تکمیل‌شده این عملکرد را انجام نمی‌دهد، به‌ویژه زمانی که زمان‌های بازگشت متفاوت باشند. هنگامی که انباشتگر به افزایش انرژی یک پالس می‌رسد، یک پالس ساطع کرده و باقی‌مانده را حفظ می‌کند.

یک پین فرکانس کالیبراسیون (CF) و یک ترمینال پالس متر ایزوله ممکن است از مقیاس‌بندی یا قوانین عملکرد متفاوتی استفاده کنند. از ثابت پالس و شرایط فعال/بدون بار برای خروجی خاصی که مشاهده می‌شود، استفاده کنید.

برای یک ثابت پالس K بر حسب پالس/kWh و توان اکتیو غیرمنفی ثابت P بر حسب kW برای جهت انرژی انتخاب‌شده، فرکانس پالس متوسط ایده‌آل عبارت است از:

f = K × P / 3600 Hz

این موضوع چهار نتیجه ممکن را از هم تفکیک می‌کند.

فرکانس پالس خیلی زیاد یا خیلی کم است

خطای ناحیه ورودی، تغییر مرجع یا خطای زمان‌بندی نقطه پایانی می‌تواند برآورد توان را تغییر دهد. سپس یک بایاس پایدار، فرکانس متوسط پالس را تغییر می‌دهد.

Downstream averaging may reduce random jitter, whereas a persistent signed bias can continue accumulating. A change in one pulse interval alone does not establish the long-term energy error. At low power, the expected interval can itself be long: for an illustrative K of 1,000 impulses/kWh and P of 0.01 kW, the ideal average interval is 360 seconds, provided the output is enabled and above its no-load threshold.

خروجی پالس به‌طور متناوب قطع می‌شود

وقفه زمانی تبدیل، ریست منبع تغذیه یا توالی فاز قطع‌شده می‌تواند ورود داده‌های جدید به انباشتگر انرژی را به تأخیر بیندازد. اینکه آیا پالس‌ها بلافاصله متوقف می‌شوند یا خیر، به نحوه مدیریت داده‌های نامعتبر توسط سیستم بستگی دارد: دور ریختن آن، نگهداری مقدار قبلی یا تعلیق اندازه‌گیری.

در نتیجه، هیچ رابطه یک‌به‌یک ثابتی بین یک تبدیل غیرعادی و یک پالس اندازه‌گیری ازدست‌رفته وجود ندارد.

خروجی پالس به‌طور مداوم متوقف می‌شود

ممکن است تبدیل هرگز کامل نشود، کنترلر ممکن است در حالت ریست باقی بماند، تولید پالس ممکن است غیرفعال شود یا رابط خروجی دچار خرابی شود.

آی‌سی‌های اندازه‌گیری واقعی نیز می‌توانند پالس‌ها را تحت شرایط تعریف‌شده به‌طور عمدی سرکوب کنند. برای مثال، برگه اطلاعات ADE7755 سرکوب پالس در حین بازنشانی افت ولتاژ و عملکرد بدون بار را توصیف می‌کند. این نشان‌دهنده رفتار خروجی است، نه نمونه‌ای از مبدل دو شیبه.

گیرنده بیش‌شماری یا کم‌شماری می‌کند

یک اختلال در رابط خروجی می‌تواند باعث عبورهای اضافی از آستانه و شمارش‌های کاذب شود. همچنین می‌تواند سطح سیگنال یا عرض پالس را تغییر دهد به‌طوری که یک پالس معتبر دیگر با الزامات گیرنده مطابقت نداشته باشد. فیلترینگ بیش از حد ورودی نیز می‌تواند پالس‌های باریک مجاز را رد کند.

منبع و گیرنده را مقایسه کنید. شکل موج منبع صحیح با شمارش‌های دریافتی نادرست، بررسی را به سمت رابط هدایت می‌کند. VIOX’s راهنمای شمارنده پالس پیش‌زمینه مرتبطی در مورد شرایط شمارش و ورودی ارائه می‌دهد.

۶. نشانه، مکانیزم و شواهد را به هم وصل کنید

علائم مشاهده شده	مسیر اختلال احتمالی	مدارک مورد نیاز
نقاط پایانی ورودی-انتگرال‌گیری جابجا می‌شوند، اما شیب پیوسته باقی می‌ماند	اختلال ورودی، افست یا نشتی اضافی	تغییرات متناظر در مساحت ورودی، نقطه پایانی و زمان بازگشت
شیب ورودی-انتگرال‌گیری بریده می‌شود	اضافه‌بار ورودی یا فضای خروجی ناکافی	محدودیت‌های واقعی ورودی، تغذیه و نوسان خروجی
یک پله در هنگام کلیدزنی ظاهر می‌شود	تزریق بار یا کوپلینگ سیگنال کنترل	زمان‌بندی پله نسبت به لبه کلیدزنی
جداسازی کند می‌شود اما کامل می‌شود	مرجع یا جریان بازگشتی تغییر یافته	توافق بین مرجع، شیب رامپ و تغییرات T₂
روند بازگشتی در طول جداسازی وجود ندارد	خطای مسیر مرجع یا وضعیت کلید	وضعیت فرمان‌داده‌شده در مقایسه با پاسخ واقعی گره
رمپ از نقطه پایانی عبور می‌کند، اما زمان تبدیل به پایان می‌رسد	مشکل مقایسه‌گر، ثبت یا وضعیت کنترل	توالی عبور آنالوگ، لبه دیجیتال و وضعیت تکمیل
وقفه پالس با ریست هم‌زمان است	مسیر تغذیه یا ریست	همبستگی زمانی بین رویداد تغذیه، ریست و پالس‌های مفقود
پالس‌های منبع موجود هستند، اما گیرنده شمارش‌ها را از دست می‌دهد	پیکربندی درایور، ایزولاسیون، کابل یا ورودی	سطوح، عرض‌ها، لبه‌ها و شمارش‌های انباشته شده در هر دو انتها

هر کاندید یک توضیح قابل آزمایش است. تأیید مکانیزم نیازمند شواهد همبسته است؛ خود علامت نشانه نام یک قطعه معیوب نیست.

۷. بهبودهای EMC را با عملکرد معیوب تطبیق دهید

از ورودی بدون ایجاد خطای اندازه‌گیری جدید محافظت کنید

حفاظت و فیلترینگ ورودی باید افت نویز، امپدانس منبع، زمان تثبیت و تطابق دامنه/فاز کانال‌های سنجش ولتاژ و جریان را در نظر بگیرد. یک شکل موج که با خازن بزرگتر صاف‌تر شده است، به طور خودکار اندازه‌گیری توان دقیق‌تری نیست.

در گره‌های انتگرال‌گیر سیگنال کوچک، نشتی کلمپ و سوئیچ آنالوگ را در ارزیابی لحاظ کنید. دقت بار کم را در کنار ایمنی پس از یک تغییر مجدداً بررسی کنید.

از حرکت گره‌های مرجع با جریان‌های بازگشتی نویزی جلوگیری کنید

اتصالات مرجع حساس را جدا از جریان‌های بازگشتی متغیر تغذیه، دیجیتال و خروجی بررسی کنید. امپدانس مشترک می‌تواند این جریان‌ها را به خطاهای اندازه‌گیری تبدیل کند. محل قرارگیری جداسازی و مسیرهای بازگشتی به اندازه ظرفیت نامی اهمیت دارند.

راهنمای کاربرد EMC مدل 71M6511 از Analog Devices مثال‌هایی شامل مسیرهای مرجع، فیلترینگ ورودی و چیدمان را ارائه می‌دهد. مقادیر مقاومت و خازن آن نباید بدون تحلیل به یک طرح نامرتبط منتقل شوند.

رویدادهای کاذب مقایسه‌گر را بدون از دست دادن دقت زمان‌بندی رد کنید

هیسترزیس مناسب یا شرطی‌سازی ورودی می‌تواند گذارهای آستانه تکراری را کاهش دهد. با این حال، هیسترزیس نقطه تریپ مؤثر را تغییر می‌دهد و فیلترینگ تأخیر ایجاد می‌کند. هر دو باید در بودجه خطای تبدیل لحاظ شوند.

منطق کنترل باید تایم‌اوت‌های تبدیل، وضعیت‌های فاز غیرعادی و نتایج نامعتبر را تشخیص دهد و رویدادهای بازیابی را ثبت کند. راه‌اندازی مجدد Watchdog به طور خودکار انرژی را در طول وقفه جبران نمی‌کند. پردازش داده و بازیابی و همچنین راه‌اندازی مجدد اجرا را تأیید کنید.

پالس‌های معتبر را حفظ کرده و در عین حال از رابط محافظت کنید

درایور، ایزولاتور، پول-آپ، کلمپ‌ها و گیرنده به الزامات الکتریکی و زمان‌بندی سازگار نیاز دارند. پس از افزودن حفاظت، عرض پالس معتبر، رفتار لبه و حداکثر نرخ شمارش را مجدداً بررسی کنید.

جایی که کابل‌های شیلددار وارد یک محفظه رسانا می‌شوند، اتصال ورودی را در بررسی سیستم لحاظ کنید. به VIOX مراجعه کنید راهنمای گلند کابل EMC. ورودی کابل شیلددار، بخشی از مسیر کوپلینگ را پوشش می‌دهد؛ این امر جایگزین طراحی مرجع و مسیر بازگشت در سطح برد نمی‌شود.

بیش از یک نشانگر پالس چشمک‌زن را تأیید کنید

عملکرد عادی، رفتار در طول اختلال و بازیابی را تحت شرایط مربوطه ثبت کنید. IEC 62052-11 یا GB/T 17215 بخش و طرح تست محصول. سطوح تست و معیارهای پذیرش به نسخه، پورت و شرایط تجهیزات مربوطه بستگی دارد. یک سرکوبگر ولتاژ گذرا (TVS) یا شماتیک مرجع نمی‌تواند انطباق مونتاژ را ایجاد کند.

یک تأیید مفید به چهار سؤال پاسخ می‌دهد: آیا شکل موج ادغام بازیابی شد، آیا تبدیل به موقع به پایان رسید، آیا شمارنده‌های منبع و گیرنده مطابقت داشتند، و آیا خطای اندازه‌گیری و داده‌های نگهداری شده قبل و بعد از رویداد الزامات را برآورده کردند؟

برای ادغام ورودی، ناحیه ورودی را بررسی کنید. برای جداسازی، شیب بازگشت و نقطه پایانی را بررسی کنید. برای پالس‌های اندازه‌گیری، انباشت و انتقال را بررسی کنید. اتصال این مشاهدات، بایاس اندازه‌گیری، وقفه تبدیل و خطاهای دریافت خروجی را متمایز می‌کند.