دوہرے ڈھلوان والے انرجی میٹرنگ سرکٹس: کس طرح مداخلت مثبت انٹیگریشن، منفی انٹیگریشن اور پلس آؤٹ پٹ کو متاثر کرتی ہے

برقی مقناطیسی مداخلت تین اہم طریقوں سے ایک انٹیگریٹنگ پیمائش سرکٹ کو متاثر کر سکتی ہے: یہ ان پٹ کو انٹیگریٹ کرتا ہے، ریفرنس سے چلنے والے ریٹرن ریمپ کو تبدیل کرتا ہے، یا کنورژن ٹائمنگ اور پلس ریسپشن میں خلل ڈالتا ہے۔. پہلے دو طریقے سرکٹ کو روکے بغیر کنورژن کے نتیجے کو تبدیل کر سکتے ہیں۔ جب کنورژن مکمل نہیں ہو سکتا، کنٹرولر ری سیٹ ہو جاتا ہے، یا آؤٹ پٹ پاتھ درست سگنل منتقل کرنا بند کر دیتا ہے تو پلس میں خلل پڑ سکتا ہے۔.

ایک جھپکتی ہوئی یا ساکت پلس انڈیکیٹر یہ نہیں بتا سکتا کہ کون سا طریقہ ذمہ دار ہے۔ مفید وضاحت تین چیزوں کو جوڑتی ہے: مداخلت کہاں داخل ہوتی ہے، انٹیگریشن ویو فارم کیسے تبدیل ہوتی ہے، اور وہ تبدیلی پیمائش کے نتیجے یا پلس آؤٹ پٹ تک کیسے پہنچتی ہے۔.

ماڈل اور دائرہ کار: یہ مضمون ایک عام ڈوئل سلوپ ماڈل استعمال کرتا ہے۔ “مثبت انٹیگریشن” کا مطلب ہے ان پٹ انٹیگریشن؛ “منفی انٹیگریشن” کا مطلب ہے مخالف ریفرنس کے ساتھ ڈی-انٹیگریشن۔ ان ناموں کے لیے ضروری نہیں کہ آؤٹ پٹ مثبت اور پھر منفی ہو جائے، دو آزاد چینلز کا اشارہ دے، یا امپورٹ/ایکسپورٹ انرجی رجسٹر کو بیان کرے۔ میٹرنگ کے نتائج کی وضاحت کرنے کے لیے، فرض کریں کہ ایک فرنٹ اینڈ پہلے ہی فعال پاور کے متناسب کم بینڈوڈتھ سگنل تیار کر چکا ہے۔ کنورژن کے نتائج پھر ٹائم ویٹڈ انرجی جمع کرنے اور پلس جنریشن کو فیڈ کرتے ہیں؛ یہ فرض کرتا ہے کہ ماپا ہوا پاور اس کے لیے مختص وقفے کی نمائندگی کرتا ہے، بشمول کنورژن کے درمیان کوئی بھی وقفہ۔ یہ ایک وضاحتی ماڈل ہے، نہ کہ ایک عالمگیر انرجی میٹر آرکیٹیکچر؛ سگما-ڈیلٹا ADC، ڈیجیٹل ضرب اور براہ راست وولٹیج ٹو فریکوئنسی کنورژن کے لیے ان کے اصل سگنل پاتھ کا تجزیہ درکار ہے۔ ویو فارم کی جانچ پڑتال اہل انجینئرز کے لیے ہے جو مناسب ریٹنگ والے الگ تھلگ پیمائش کے انتظامات استعمال کرتے ہیں: ایک میٹرنگ بورڈ کو مینز وولٹیج سے ریفرنس کیا جا سکتا ہے، لہذا عام ارتھ ریفرنسڈ اوسیلوسکوپ گراؤنڈ کو لائیو ریفرنسڈ نوڈ سے نہیں جوڑا جانا چاہیے۔.

1. نارمل آپریشن: دوہرے ڈھلوان والے کنورژن کے دوران کیا ہوتا ہے؟

اینالاگ کنورژن کو انرجی-پلس فنکشن سے الگ کریں:

پاور سے متناسب سگنل
        ↓
ان پٹ/حوالہ سوئچنگ → انٹیگریٹر → کمپیریٹر → ٹائمنگ اور کنورژن کا نتیجہ
        ↑                                              │
        └──────────────── فیز کنٹرول ────────────────┘

کنورژن کا نتیجہ → وقت سے وزن شدہ توانائی کا جمع ہونا
                  → ایک پلس کی توانائی میں اضافہ پہنچ گیا → میٹرنگ پلس

یہ فعال تعلقات ہیں، وائرنگ کی ہدایات نہیں۔. کمپیریٹر کا کنورژن مکمل ہونے والا ٹرانزیشن ڈاؤن اسٹریم پیدا ہونے والے میٹرنگ پلس کا نہیں ہے۔.

مثبت انٹیگریشن: ان پٹ کو وولٹیج کے تغیر میں تبدیل کریں

ان پٹ انٹیگریشن ایک مقررہ وقفے، T₁ کے لیے رہتا ہے۔ ایک مستقل ان پٹ کے لیے، مثالی انٹیگریٹر کے آؤٹ پٹ تغیر کی مقدار یہ ہے:

|ΔV₁| = |Vin| × T₁ / (Rint × Cint)

ایک بڑا ان پٹ ایک تیز ریمپ پیدا کرتا ہے۔ ایک لمبا انٹیگریشن وقفہ ایک بڑا تغیر پیدا کرتا ہے۔ بدلتے ہوئے ان پٹ کے لیے، حتمی تغیر انٹیگریشن ونڈو کے اوپر ان پٹ کے رقبے پر منحصر ہوتا ہے، نہ کہ ایک واحد فوری چوٹی پر۔.

یہاں، ΔV وولٹیج میں تبدیلی ہے۔ متعلقہ چارج میں تبدیلی یہ ہے ΔQ = Cint × ΔV; ؛ یہ دونوں مقداریں ایک دوسرے کی جگہ استعمال نہیں ہو سکتیں۔.

منفی انٹیگریشن: معلوم ڈھلوان (slope) پر ابتدائی تھریش ہولڈ کی طرف واپسی

ان پٹ انٹیگریشن کے بعد، سرکٹ ایک ایسے ریفرنس پر سوئچ کرتا ہے جو آؤٹ پٹ کو واپس اس کے ابتدائی تھریش ہولڈ کی طرف لے جاتا ہے۔ مثالی ریٹرن-سلوپ کی مقدار یہ ہے:

|S₂| = |Vref| / (Rint × Cint)

اگر دونوں فیز ایک ہی Rint اور Cint استعمال کرتے ہیں اور ایک ہی تھریش ہولڈ پر واپس آتے ہیں:

|Vin| × T₁ = |Vref| × T₂

لہٰذا:

T₂ = T₁ × |Vin| / |Vref|

ایک نارمل کنورژن میں دو ریمپ ہوتے ہیں: ایک شروع کے مقام سے دور جاتا ہے؛ دوسرا اس کی طرف واپس آتا ہے۔ کمپیریٹر واپسی کی حد کا پتہ لگاتا ہے، جس سے کنٹرولر کو T₂ کی ٹائمنگ روکنے کی اجازت ملتی ہے۔.

0.5 V کے ایک مثالی ان پٹ کے لیے، 1 V کی ریفرنس میگنیٹیوڈ اور 20 ms کی T₁ کے ساتھ، مثالی T₂ 10 ms ہے۔ یہ کیلکولیشن ان پٹس ہیں، کسی خاص میٹر کے لیے وضاحتیں نہیں ہیں۔.

دوہرا ڈھلوان کنورژن مشترکہ RC اجزاء کی مثالی قدروں کو تناسب سے منسوخ کرنے کی اجازت دیتا ہے۔ آفسیٹ، لیک، تھریشولڈ ایرر اور اوورلوڈ ریکوری اب بھی اہم ہیں۔ عملی نفاذ میں آٹو-زیرو اور بقایا کلیئرنس کے مراحل شامل ہو سکتے ہیں۔ دیکھیں انٹیگریٹنگ ADC آرکیٹیکچرز کی اینالاگ ڈیوائسز کی وضاحت.

2. مداخلت کہاں داخل ہوتی ہے — اور یہ کیا بدلتی ہے؟

ایک ہی بیرونی خلل اس نوڈ پر پہنچنے کے لحاظ سے مختلف نتائج پیدا کر سکتا ہے۔.

کپلنگ لوکیشن	متاثرہ سرکٹ کی مقدار	فوری علامات
سیمپلنگ اور انٹیگریٹر ان پٹ	ان پٹ وولٹیج، کرنٹ یا انٹیگریٹڈ ایریا	ریمپ-سلوپ کی تبدیلی یا اینڈ پوائنٹ شفٹ
سپلائی، ریفرنس اور ریفرنس گراؤنڈ	ایمپلیفائر ہیڈ روم، ریٹرن سلوپ یا موازنہ کی حد (تھرش ہولڈ)	کلپنگ، تبدیل شدہ ریٹرن ٹائم یا اینڈ پوائنٹ جٹر
سوئچ کنٹرول، کلاک اور ری سیٹ	فیز کا دورانیہ، سوئچنگ کا وقت یا درست ٹائمر کاؤنٹ	تبدیلی کے چھلانگ، ٹائم آؤٹ یا دوبارہ شروع
پلس ڈرائیور اور ریسیور انٹرفیس	منطق کی سطحیں، پلس کی چوڑائی، کنارے یا ریسیور کا حوالہ	غلط پلس، چھوٹ گنتی یا بیرونی پلس کا غائب ہونا

ایک مشترکہ موڈ کی خلل جو دونوں ان پٹ ٹرمینلز کو ایک ساتھ منتقل کرتی ہے وہ خود بخود تفریق کی پیمائش کی غلطی نہیں ہے۔ تاہم، محدود مشترکہ موڈ کی رد، بے میل ان پٹ فلٹر امپیڈنس یا ایک حد سے تجاوز کرنے والی مشترکہ موڈ رینج اسے نتائج کو متاثر کرنے کی اجازت دے سکتی ہے۔.

خلل کے دوران ایک عارضی غلطی، واقعے کے بعد بحالی، اور مستقل ہارڈ ویئر کو پہنچنے والے نقصان میں بھی فرق کریں۔. آؤٹ پٹ میں ایک مختصر توقف مستقل جزو کی ناکامی کو قائم نہیں کرتا ہے۔.

کلاک کی غلطیوں کو بھی سیاق و سباق کی ضرورت ہوتی ہے۔ اگر مقررہ انٹیگریشن وقفہ اور واپسی کی گنتی ایک ہی مستحکم کلاک کا استعمال کرتی ہے، تو ان کے تناسب سے ایک مشترکہ کلاک فریکوئنسی اسکیل فیکٹر منسوخ ہو جاتا ہے۔ فیزوں کے درمیان ایک کلاک کی خلل، ایک کھویا ہوا کنارہ یا ایک ری سیٹ اب بھی ایک تبدیلی کو خراب کر سکتا ہے۔ الگ سے، توانائی کا جمع ہونا گزرے ہوئے وقت پر منحصر ہوتا ہے: تبدیلی کے تناسب کی منسوخی ایک درست توانائی کے وقت کے اڈے کی ضمانت نہیں دیتی ہے۔.

3. مثبت انٹیگریشن کی خرابی: ریمپ کیوں بدلتا ہے، کلپ ہوتا ہے یا رک جاتا ہے؟

ان پٹ مداخلت سگنل کے ساتھ مربوط ہے

فرض کریں کہ اصل ان پٹ میں مطلوبہ سگنل Vin(t) کے علاوہ ایک خلل vn(t) شامل ہے۔ ایک مثالی انورٹنگ انٹیگریٹر کے لیے، خلل ایک اضافی آؤٹ پٹ کی حد میں حصہ ڈالتا ہے:

δV₁ = −[1 / (Rint × Cint)] × ∫ vn(t) dt، 0 سے T₁ تک انٹیگریٹ کیا گیا

فوری مفہوم مفید ہے: انٹیگریشن ونڈو کے اندر خلل کا خالص رقبہ تبدیلی کی غلطی میں اس شراکت کا تعین کرتا ہے۔.

اگر اس کے مثبت اور منفی علاقے منسوخ ہو جاتے ہیں، تو اختتامی نقطہ کی غلطی چھوٹی ہو سکتی ہے۔ اگر ونڈو صرف ایک سائیکل کے حصے کو ڈھانپتی ہے، یا خلل میں آفسیٹ ہوتا ہے، تو اختتامی نقطہ شفٹ ہو جاتا ہے۔ ایک مقررہ انٹیگریشن وقفہ اوسط کے ذریعے بعض متواتر خلل کو مسترد کر سکتا ہے۔ یہ خود بخود ہر ہائی فریکوئنسی سگنل کو نہیں ہٹاتا ہے۔.

ایک اور راستہ ہے۔ ہائی فریکوئنسی مداخلت کو فرنٹ اینڈ میں غیر لکیری جنکشن کے ذریعے درست کیا جا سکتا ہے، جس سے کم فریکوئنسی یا DC غلطی پیدا ہوتی ہے۔ انٹیگریٹر پھر پہلے سے مسخ شدہ سگنل وصول کرتا ہے۔ صرف انٹیگریشن وقفہ کو بڑھانے سے وہ غلطی دور نہیں ہو سکتی۔. اینالاگ ڈیوائسز ٹیوٹوریل MT-096 RF ریکٹیفیکیشن کو پریزیشن ایمپلیفائرز میں بیان کرتا ہے۔.

ثبوت جن کی تلاش کرنی ہے: ان پٹ فیز عام طور پر شروع اور ختم ہوتا ہے، لیکن اس کا اختتامی نقطہ اور اس کے بعد واپسی کا وقت ان پٹ کی خرابی کے ساتھ بدل جاتا ہے۔ سب سے پہلے یہ قائم کریں کہ آیا ان پٹ ایریا تبدیل ہوا ہے یا انٹیگریٹر خود لکیری طور پر برتاؤ کرنا بند کر گیا ہے۔.

ناکافی ہیڈ روم ریمپ کو کلپ کرتا ہے

لکیری انٹیگریشن کا تعلق صرف اس وقت لاگو ہوتا ہے جب ایمپلیفائر اپنی مخصوص آپریٹنگ شرائط کے اندر رہے۔.

زیادہ ان پٹ، یا سپلائی میں خلل جو دستیاب آؤٹ پٹ سوئنگ کو کم کرتا ہے، ریمپ کو ایمپلیفائر کی آؤٹ پٹ حد تک پہنچا سکتا ہے۔ ویو فارم ایک سطح تیار کرتا ہے۔ ان پٹ اب بھی موجود ہو سکتا ہے، لیکن آؤٹ پٹ اب متوقع ڈھلوان کی پیروی نہیں کرتا ہے، لہذا کنورژن ان پٹ ایریا کے بارے میں معلومات کھو دیتا ہے۔.

یہ حقیقی صفر ان پٹ کی وجہ سے ہونے والی فلیٹ ریمپ سے مختلف ہے۔ ان پٹ، سپلائی اور انٹیگریٹر آؤٹ پٹ کا ایک ساتھ موازنہ کریں:

• ان پٹ موجود ہے، آؤٹ پٹ اس کی سوئنگ حد کے قریب ہے: ہیڈ روم یا اوورلوڈ کی تحقیقات کریں۔.
• ان پٹ اصل میں منسلک نہیں ہے، آؤٹ پٹ اپنی پچھلی قدر کو برقرار رکھے ہوئے ہے: سوئچنگ کی حالت اور ان پٹ پاتھ کا معائنہ کریں۔.
• عام حالات واپس آنے کے بعد بھی غیر معمولی رویہ مختصر طور پر جاری رہتا ہے: ایمپلیفائر کو نقصان پہنچا ہے یہ نتیجہ اخذ کرنے سے پہلے اوورلوڈ ریکوری کا جائزہ لیں۔.

کامن موڈ اوور رینج، آؤٹ پٹ سیچوریشن اور CMOS لیچ اپ مختلف حالات ہیں۔ لیچ اپ کی تشخیص کے لیے ثبوت کی ضرورت ہوتی ہے جیسے کہ ڈیوائس کے مخصوص رویے، غیر معمولی کرنٹ اور ریکوری کی خصوصیات — صرف ایک فلیٹ ویو فارم نہیں۔.

سوئچنگ اور لیکج انٹیگریٹنگ کرنٹ کو بدل دیتے ہیں

اینالاگ سوئچ ٹرانزیشن چارج انجیکٹ کر سکتے ہیں۔ اگر خالص چارج ΔQ انٹیگریٹنگ کیپیسیٹر تک پہنچتا ہے، تو نتیجے میں وولٹیج سٹیپ تقریباً یہ ہے:

ΔVstep ≈ ΔQ / Cint

یہ اکثر ڈھلوان میں یکساں تبدیلی کے بجائے سوئچنگ کے لمحے میں ایک قدم کے طور پر ظاہر ہوتا ہے۔ چارج کی تقسیم سوئچ اور ارد گرد کے سرکٹ پر منحصر ہوتی ہے۔ پورے ڈیٹا شیٹ چارج انجیکشن ویلیو کو خود بخود Cint کو تفویض نہیں کیا جانا چاہیے۔ دیکھیں اینالاگ ڈیوائسز کا اینالاگ سوئچ ٹیوٹوریل MT-088.

مستقل اضافی رساؤ کرنٹ ایک اضافی ان پٹ کی طرح زیادہ برتاؤ کرتا ہے۔ اس کی ڈھلوان کی غلطی کی مقدار تقریباً ہے |Ileak| / Cint. ۔ جب مطلوبہ ان پٹ کرنٹ کم ہوتا ہے، تو وہی رساؤ ایک بڑی نسبتی غلطی پیدا کرتا ہے۔.

چارج انجیکشن اور رساؤ موجودہ سرکٹ کی غیر مثالیات ہیں۔ واقعہ سے پہلے، دوران اور بعد میں ویو فارمز، آپریٹنگ حالات اور ڈیوائس کے رویے کا موازنہ کرکے قائم کریں کہ آیا بیرونی مداخلت انہیں خراب کرتی ہے۔.

4. منفی انٹیگریشن کی خرابی: تھریشولڈ پر واپسی کیوں غلط ہو جاتی ہے؟

حوالہ تغیر واپسی کی رفتار کو بدلتا ہے

ان پٹ انٹیگریشن اینڈ پوائنٹ کو غیر تبدیل شدہ رکھتے ہوئے، ایک چھوٹی حوالہ مقدار ایک کم گہری واپسی ریمپ اور ایک لمبی T₂ پیدا کرتی ہے۔ ایک بڑی حوالہ مقدار اس کے برعکس کرتی ہے۔.

ایک چھوٹی حوالہ تبدیلی کے لیے جو ڈی-انٹیگریشن کے دوران تقریباً مستقل رہتی ہے، الٹی نسبت یہ دیتی ہے:

δT₂ / T₂ ≈ −δVref / Vref

یہاں، Vref حوالہ مقدار کو ظاہر کرتا ہے۔ اگر ڈاؤن اسٹریم پروسیسنگ اب بھی نامزد حوالہ قدر استعمال کرتی ہے، تو ایک لمبی T₂ کو ایک بڑی ان پٹ کے طور پر سمجھا جاتا ہے۔ پہلا نتیجہ گین ایرر ہے، ضروری نہیں کہ یہ اسٹاپڈ پلس آؤٹ پٹ ہو۔.

اگر حوالہ ڈی-انٹیگریشن کے دوران تبدیل ہوتا ہے، تو واپسی کا ڈھلوان وقت کے ساتھ بدلتا ہے۔ ایک فوری وولٹیج ریڈنگ پر انحصار کرنے کے بجائے اس مرحلے پر حوالہ کے انٹیگرل کا اندازہ لگائیں۔.

حوالہ کو درست طریقے سے لاگو نہیں کیا گیا

کنٹرولر مطلوبہ حوالہ کرنٹ قائم کیے بغیر ڈی-انٹیگریشن کا حکم دے سکتا ہے۔ اس کے بعد آؤٹ پٹ ہولڈ، آہستہ آہستہ بہہ سکتا ہے، یا بنیادی طور پر لیکج اور بائس کا جواب دے سکتا ہے۔ غلط حوالہ پولرٹی اسے اینڈ پوائنٹ سے مزید دور کر سکتی ہے۔.

فیصلہ کن مشاہدہ یہ ہے: کیا سوئچنگ کمانڈ کے بعد، انٹیگریٹنگ نوڈ کو درکار سمت میں درحقیقت کرنٹ موصول ہوتا ہے؟

یہ ایک گرتی ہوئی منفی سپلائی کو زیادہ آؤٹ پٹ سے منسوب کرنے سے زیادہ معلوماتی ہے۔ ڈی-انٹیگریشن کے لیے مخالف کرنٹ کی ضرورت ہوتی ہے؛ آیا سرکٹ کو ایک الگ منفی سپلائی کی ضرورت ہے یہ اس کے نفاذ پر منحصر ہے۔.

تھریشولڈ شور کنورژن کے اختتام کے ایونٹ کو خراب کرتا ہے

ایک کمپیریٹر اپنے دو ان پٹس کے درمیان فرق کا جواب دیتا ہے۔ اختتام کے قریب، ریمپ یا موازنہ کے ریفرنس پر شور اس فرق کی علامت کو بار بار تبدیل کر سکتا ہے۔ نتیجے میں آنے والی تبدیلی جلد، دیر سے یا بار بار ہو سکتی ہے۔. ٹیکساس انسٹرومنٹس کا ہیسٹیرسس کے ساتھ کمپیریٹر کی رہنمائی تھریشولڈ کے قریب شور کی وجہ سے ہونے والی متعدد تبدیلیوں کو بیان کرتا ہے۔.

ایک چھوٹی مؤثر تھریشولڈ خرابی δV اور تقریباً مستقل اختتامی ڈھلوان کے لیے، ٹائمنگ کی خرابی کی مقدار یہ ہے:

|δt| ≈ |δV| / |S₂|

اس لیے ایک ہی وولٹیج کی خرابی ریٹرن ریمپ کے سست ہونے پر ایک بڑا ٹائمنگ ایرر پیدا کرتی ہے۔.

آگے کیا ہوتا ہے یہ کنٹرول لاجک پر منحصر ہے۔ ابتدائی ایج کو کیپچر کرنے سے ناپا گیا وقفہ کم ہو جاتا ہے۔ درست ایج سے محروم ہونے سے تکمیل میں تاخیر ہو سکتی ہے یا ٹائم آؤٹ ہو سکتا ہے۔ غیر معینہ انتظار امپلیمنٹیشن کے ٹائم آؤٹ اور ریکوری رویے پر منحصر ہے؛ یہ ایک ناگزیر “کمپریٹر لاک اپ” نہیں ہے۔”

انٹیگریٹر آؤٹ پٹ، کمپیریٹر آؤٹ پٹ اور کنورژن-کمپلیٹ اسٹیٹ کا مشاہدہ ایک ہی ٹائم بیس پر کریں۔. یہ ایک اینالاگ ریٹرن فالٹ کو مسڈ ڈیجیٹل ایونٹ سے ممتاز کرتا ہے۔.

کیپیسیٹر میموری اور بقایا اگلے شروع ہونے والے پوائنٹ کو بدل دیتے ہیں

ڈائی الیکٹرک جذب کیپیسیٹر کے رویے کو پچھلے چارج اور ڈسچارج کی تاریخ پر منحصر بناتا ہے۔ نامکمل بقایا کلیئرنگ اگلے کنورژن کو ایک مختلف سطح سے شروع ہونے دے سکتی ہے۔ یہ غلطیاں ان پٹ ایمپلیٹیوڈ یا پولرٹی میں تبدیلی کے بعد زیادہ نمایاں ہو سکتی ہیں۔.

دی مائیکرو چپ TC500-فیملی دستاویزات بقايا کرنٹ صاف کرنے کے مرحلے کو بیان کرتا ہے اور انٹیگریٹنگ کیپسیٹر میں کم ڈائی الیکٹرک جذب کی ضرورت ہوتی ہے۔ خرابی کے بجٹ، رساؤ اور تاریخ پر منحصر رویے کا جائزہ لیں۔ صرف ڈائی الیکٹرک لیبل یہ قائم نہیں کرتا کہ ایک انٹیگریٹر چند سائیکلوں کے بعد مستقل سنترپتی میں داخل ہوگا۔.

5. انٹیگریشن کی خرابی میٹرنگ پلس کی غلطیوں میں کیسے تبدیل ہوتی ہے؟

یہاں استعمال ہونے والے ماڈل میں، ہر درست تبدیلی پاور کا تخمینہ P̂ فراہم کرتی ہے۔ ڈاؤن اسٹریم پروسیسنگ متعلقہ وقت کے وقفے کا استعمال کرتے ہوئے توانائی کو جمع کرتی ہے: ΔE = P̂ × Δt, ، جس میں پاور کلو واٹ (kW) میں اور وقت گھنٹوں میں ہوتا ہے تاکہ توانائی کلو واٹ آور (kWh) میں حاصل ہو۔ صرف مکمل شدہ تبدیلیوں کو گننا اس فنکشن کو انجام نہیں دے گا، خاص طور پر جب واپسی کے اوقات مختلف ہوں۔ ایک بار جب جمع کرنے والا ایک پلس کی توانائی میں اضافہ تک پہنچ جاتا ہے، تو یہ ایک پلس خارج کرتا ہے اور باقی کو برقرار رکھتا ہے۔.

ایک کیلیبریشن فریکوئنسی (CF) پن اور ایک الگ میٹر پلس ٹرمینل مختلف اسکیلنگ یا آپریٹنگ قواعد استعمال کر سکتے ہیں۔ مشاہدہ کیے جانے والے مخصوص آؤٹ پٹ کے لیے پلس مستقل اور فعال/بغیر لوڈ کی شرائط استعمال کریں۔.

پلس مستقل K impulses/kWh میں اور منتخب توانائی کی سمت میں مستقل غیر منفی فعال پاور P کلو واٹ (kW) میں کے لیے، مثالی اوسط پلس فریکوئنسی یہ ہے:

f = K × P / 3600 Hz

یہ چار ممکنہ نتائج کو الگ کرتا ہے۔.

نبض کی فریکوئنسی بہت زیادہ یا بہت کم ہے

ان پٹ ایریا کی خرابی، حوالہ میں تبدیلی یا اینڈ پوائنٹ ٹائمنگ کی خرابی پاور کے تخمینے کو بدل سکتی ہے۔ ایک مستقل تعصب پھر اوسط نبض کی فریکوئنسی کو بدل دیتا ہے۔.

ڈاؤن اسٹریم اوسط رینڈم جِٹر کو کم کر سکتی ہے، جبکہ ایک مستقل سائن شدہ تعصب جمع ہوتا رہ سکتا ہے۔ صرف ایک نبض کے وقفے میں تبدیلی طویل مدتی توانائی کی خرابی کو قائم نہیں کرتی ہے۔ کم پاور پر، متوقع وقفہ خود طویل ہو سکتا ہے: 1,000 impulses/kWh کے مثالی K اور 0.01 kW کے P کے لیے، مثالی اوسط وقفہ 360 سیکنڈ ہے، بشرطیکہ آؤٹ پٹ فعال ہو اور اس کے نو-لوڈ تھریشولڈ سے اوپر ہو۔.

نبض کا آؤٹ پٹ وقفے وقفے سے روکا جاتا ہے

کنورژن ٹائم آؤٹ، سپلائی ری سیٹ یا روکا ہوا فیز سیکوئنس توانائی جمع کرنے والے میں نئے ڈیٹا کے داخلے میں تاخیر کر سکتا ہے۔ آیا نبضیں فوراً رک جاتی ہیں یہ اس بات پر منحصر ہے کہ سسٹم غیر درست ڈیٹا کو کیسے ہینڈل کرتا ہے: اسے مسترد کرنا، پچھلی قدر کو برقرار رکھنا یا پیمائش کو معطل کرنا۔.

اس کے نتیجے میں، ایک غیر معمولی کنورژن اور ایک ضائع شدہ میٹرنگ نبض کے درمیان کوئی مستقل ایک سے ایک رشتہ نہیں ہے۔.

نبض کا آؤٹ پٹ مستقل طور پر رک جاتا ہے

کنورژن کبھی مکمل نہیں ہو سکتا، کنٹرولر ری سیٹ میں رہ سکتا ہے، نبض کی جنریشن کو غیر فعال کیا جا سکتا ہے، یا آؤٹ پٹ انٹرفیس ناکام ہو سکتا ہے۔.

حقیقی میٹرنگ ICs متعین شرائط کے تحت جان بوجھ کر پلسز کو بھی دبا سکتے ہیں۔ مثال کے طور پر، ADE7755 ڈیٹا شیٹ انڈر وولٹیج ری سیٹ اور نو لوڈ آپریشن کے دوران پلس دباؤ کو بیان کرتی ہے۔ یہ آؤٹ پٹ کے رویے کا ثبوت ہے، نہ کہ ڈوئل سلوپ کنورٹر کی مثال۔.

رسیور زیادہ گنتی یا کم گنتی کرتا ہے

آؤٹ پٹ انٹرفیس میں خلل اضافی تھریشولڈ کراسنگ اور غلط گنتی پیدا کر سکتا ہے۔ یہ سگنل کی سطح یا پلس کی چوڑائی کو بھی تبدیل کر سکتا ہے تاکہ ایک درست پلس اب رسیور کی ضروریات کو پورا نہ کرے۔ زیادہ ان پٹ فلٹرنگ جائز تنگ پلسز کو بھی مسترد کر سکتی ہے۔.

ماخذ اور رسیور کا موازنہ کریں۔ غلط شمار شدہ گنتی کے ساتھ ایک درست ماخذ ویوفارم تفتیش کو انٹرفیس کی طرف موڑ دیتا ہے۔ VIOX کا پلس کاؤنٹر گائیڈ گنتی اور ان پٹ شرائط پر متعلقہ پس منظر فراہم کرتا ہے۔.

6. علامات، طریقہ کار اور شواہد کو جوڑیں

مشاہدہ شدہ علامت	ممکنہ خلل کا راستہ	مطلوبہ ثبوت
ان پٹ انٹیگریشن اینڈ پوائنٹ شفٹ ہوتا ہے، لیکن ریمپ مسلسل رہتا ہے	ان پٹ میں خلل، آفسیٹ یا اضافی لیکج	ان پٹ ایریا، اینڈ پوائنٹ اور ریٹرن ٹائم میں متعلقہ تبدیلیاں
ان پٹ انٹیگریشن ریمپ کلپ ہو جاتا ہے	ان پٹ اوورلوڈ یا ناکافی آؤٹ پٹ ہیڈ روم	حقیقی ان پٹ، سپلائی اور آؤٹ پٹ سوئنگ کی حدیں
سوئچنگ پر ایک سٹیپ ظاہر ہوتا ہے	چارج انجیکشن یا کنٹرول سگنل کپلنگ	سوئچنگ ایج کے نسبت سٹیپ کی ٹائمنگ
ڈی-انٹیگریشن سست ہو جاتی ہے لیکن مکمل ہو جاتی ہے	حوالہ یا ریٹرن کرنٹ تبدیل ہو گیا	حوالہ، ریمپ سلوپ اور T₂ تبدیلیوں کے درمیان اتفاق
ڈی-انٹیگریشن کے دوران کوئی ریٹرن رجحان نہیں	حوالہ راستہ یا سوئچ-حالت کی خرابی	حکم شدہ حالت کا اصل نوڈ کے ردعمل سے موازنہ
رام اختتامی نقطہ کو عبور کرتی ہے، لیکن کنورژن کا وقت ختم ہو جاتا ہے	کمپریٹر، کیپچر یا کنٹرول-حالت کا مسئلہ	اینالاگ کراسنگ، ڈیجیٹل ایج اور تکمیل کی حالت کا تسلسل
پلس میں رکاوٹ ری سیٹ کے ساتھ موافق ہوتی ہے	سپلائی یا ری سیٹ کا راستہ	سپلائی ایونٹ، ری سیٹ اور مسنگ پلس کے درمیان وقت کا تعلق
سورس پلسز موجود ہیں، لیکن ریسیور کاؤنٹس کو مس کر رہا ہے۔	ڈرائیور، آئسولیشن، کیبل یا ان پٹ کنفیگریشن۔	دونوں سروں پر لیولز، وڈتھس، ایجز اور جمع شدہ کاؤنٹس۔

ہر امیدوار ایک قابلِ جانچ وضاحت ہے۔ میکانزم کی تصدیق کے لیے باہمی شواہد درکار ہوتے ہیں؛ علامت بذات خود کسی ناکام پرزے کا نام نہیں ہے۔.

7. ناکام فنکشن سے EMC کی بہتریوں کو ملائیں

نئی پیمائش کی غلطی پیدا کیے بغیر ان پٹ کی حفاظت کریں۔

ان پٹ پروٹیکشن اور فلٹرنگ کو شور میں کمی (noise attenuation)، سورس امپیڈنس، سیٹلنگ ٹائم اور وولٹیج اور کرنٹ سینسنگ چینلز کی ایمپلیٹیوڈ/فیز میچنگ کو مدنظر رکھنا چاہیے۔ ایک بڑے کیپسیٹر کے ذریعے ہموار کی گئی ویوفارم خود بخود زیادہ درست پاور پیمائش نہیں ہوتی۔.

چھوٹے سگنل والے انٹیگریٹنگ نوڈز پر، تشخیص میں کلیمپ اور اینالاگ سوئچ لیکیج کو شامل کریں۔ ترمیم کے بعد امیونٹی کے ساتھ ساتھ کم لوڈ کی درستگی کو دوبارہ چیک کریں۔.

ریفرنس نوڈز کو شور والے ریٹرن کرنٹس کے ساتھ حرکت کرنے سے روکیں۔

حساس حوالہ کنکشنز کو سپلائی، ڈیجیٹل اور آؤٹ پٹ ریٹرن کرنٹ میں تبدیلی سے الگ سے جانچیں۔ مشترکہ امپیڈنس ان کرنٹ کو پیمائش کی غلطیوں میں تبدیل کر سکتی ہے۔ ڈی-کپلنگ کی جگہ اور ریٹرن پاتھ نامیاتی کیپیسیٹینس کی طرح اہم ہیں۔.

اینالاگ ڈیوائسز کا 71M6511 EMC ایپلیکیشن گائیڈنس حوالہ پاتھ، ان پٹ فلٹرنگ اور لے آؤٹ سے متعلق مثالیں فراہم کرتا ہے۔ اس کے ریزیسٹر اور کیپیسیٹر کی قدروں کو تجزیہ کے بغیر غیر متعلقہ ڈیزائن میں منتقل نہیں کیا جانا چاہیے۔.

ٹائمنگ کی درستگی کو ضائع کیے بغیر غلط کمپیریٹر ایونٹس کو مسترد کریں

مناسب ہائسٹریسس یا ان پٹ کنڈیشنگ بار بار تھریشولڈ ٹرانزیشن کو کم کر سکتی ہے۔ تاہم، ہائسٹریسس مؤثر ٹرپ پوائنٹ کو تبدیل کرتا ہے، اور فلٹرنگ تاخیر کا باعث بنتی ہے۔ دونوں کنورژن-ایرر بجٹ میں شامل ہونے چاہئیں۔.

کنٹرول لاجک کو کنورژن ٹائم آؤٹس، غیر معمولی فیز اسٹیٹس اور غیر درست نتائج کا پتہ لگانا چاہیے، اور ریکوری ایونٹس کو ریکارڈ کرنا چاہیے۔ واچ ڈاگ ری اسٹارٹ خود بخود مداخلت کے دوران توانائی کا حساب نہیں رکھتا ہے۔ ایگزیکیوشن ری اسٹارٹ کے ساتھ ساتھ ڈیٹا ہینڈلنگ اور ریکوری کو بھی درست کریں۔.

انٹرفیس کی حفاظت کرتے ہوئے درست پلس کو محفوظ رکھیں

ڈرائیور، آئسولیٹر، پل-اپ، کلیمپس اور ریسیور کو مطابقت پذیر برقی اور ٹائمنگ کی ضروریات کی ضرورت ہوتی ہے۔ تحفظ شامل کرنے کے بعد، درست پلس کی چوڑائی، ایج کے رویے اور زیادہ سے زیادہ کاؤنٹ ریٹ کو دوبارہ چیک کریں۔.

جہاں شیلڈڈ کیبلز ایک کنڈکٹیو انکلوژر میں داخل ہوتی ہیں، وہاں سسٹم کے جائزے میں انٹری بانڈ شامل کریں۔ VIOX کے EMC کیبل گلینڈ گائیڈ کو دیکھیں۔. کیبل انٹری شیلڈنگ، کپلنگ پاتھ کے ایک حصے کو حل کرتی ہے۔ یہ بورڈ لیول ریفرنس اور ریٹرن پاتھ ڈیزائن کی جگہ نہیں لیتی۔.

بلنکنگ پلس انڈیکیٹر سے زیادہ کی تصدیق کریں

عام آپریشن، خلل کے دوران رویے اور قابل اطلاق کے تحت ریکوری کو ریکارڈ کریں IEC 62052-11 یا GB/T 17215 حصہ اور پروڈکٹ ٹیسٹ پلان۔ ٹیسٹ لیولز اور قبولیت کے معیار متعلقہ ایڈیشن، پورٹ اور آلات کے حالات پر منحصر ہوتے ہیں۔ ایک ٹرانزینٹ وولٹیج سپریسر (TVS) یا ریفرنس اسکیمیٹک اسمبلی کی تعمیل قائم نہیں کر سکتا۔.

ایک مفید تصدیق چار سوالات کے جوابات دیتی ہے: کیا انٹیگریشن ویو فارم بحال ہوئی، کیا کنورژن وقت پر مکمل ہوئی، کیا سورس اور ریسیور کی تعداد متفق تھی، اور کیا ایونٹ سے پہلے اور بعد میں پیمائش کی غلطی اور محفوظ کردہ ڈیٹا نے ضروریات کو پورا کیا؟

ان پٹ انٹیگریشن کے لیے، ان پٹ ایریا کا معائنہ کریں۔ ڈی-انٹیگریشن کے لیے، ریٹرن سلوپ اور اینڈ پوائنٹ کا معائنہ کریں۔ میٹرنگ پلسز کے لیے، جمع اور ٹرانسمیشن کا معائنہ کریں۔. ان مشاہدات کو جوڑنے سے پیمائش کے تعصب، کنورژن میں رکاوٹ اور آؤٹ پٹ-ریسیپشن کی خرابیوں میں فرق کیا جاتا ہے۔.