Sa pahinang ito
Ang electromagnetic interference ay maaaring makaapekto sa isang integrating measurement circuit sa tatlong pangunahing paraan: binabago nito ang integrated input, binabago ang reference-driven return ramp, o nakakaabala sa conversion timing at pagtanggap ng pulse. Ang una at pangalawang paraan ay maaaring magbago ng resulta ng conversion nang hindi pinapatigil ang circuit. Ang mga pagkaantala ng pulse ay maaaring mangyari kapag ang conversion ay hindi matapos, ang controller ay nagre-reset, o ang output path ay humihinto sa paglilipat ng mga valid na signal.
Ang isang kumikislap—o nakatigil—na pulse indicator ay hindi matukoy kung aling mekanismo ang responsable. Ang kapaki-pakinabang na paliwanag ay nag-uugnay ng tatlong bagay: kung saan pumapasok ang interference, kung paano nagbabago ang integration waveform, at kung paano nararating ng pagbabagong iyon ang resulta ng pagsukat o ang pulse output.
Modelo at saklaw: Ginagamit ng artikulong ito ang isang tipikal na dual-slope model. Ang “Positive integration” ay nangangahulugang input integration; ang “negative integration” ay nangangahulugang de-integration na may salungat na reference. Ang mga pangalang ito ay hindi nangangailangan na ang output ay maging positibo at pagkatapos ay negatibo, nagpapahiwatig ng dalawang independiyenteng channel, o naglalarawan ng mga import/export energy register. Upang ipaliwanag ang mga kahihinatnan sa pagsukat, ipagpalagay na ang isang front end ay nakagawa na ng isang low-bandwidth signal na proporsyonal sa active power. Ang mga resulta ng conversion pagkatapos ay nagpapakain sa time-weighted energy accumulation at pulse generation; ipinapalagay nito na ang sinusukat na power ay kumakatawan sa interval na nakatalaga dito, kasama ang anumang mga puwang sa pagitan ng mga conversion. Ito ay isang explanatory model, hindi isang universal energy-meter architecture; ang mga sigma-delta ADC, digital multiplication at direct voltage-to-frequency conversion ay nangangailangan ng pagsusuri ng kanilang aktwal na mga signal path. Ang mga waveform check ay para sa mga kwalipikadong inhinyero na gumagamit ng naaangkop na rated na isolated measurement arrangement: ang isang metering board ay maaaring i-reference sa mains voltage, kaya ang isang ordinaryong earth-referenced oscilloscope ground ay hindi dapat ikonekta sa isang live-referenced node.
1. Normal na Operasyon: Ano ang Nangyayari sa Panahon ng Dual-Slope Conversion?
Paghiwalayin ang analog conversion mula sa energy-pulse function:
Signal na proporsyonal sa kuryente
↓
Input/reference switching → Integrator → Comparator → Timing at resulta ng conversion
↑ │
└──────────────── Phase control ────────────────┘
Resulta ng conversion → Time-weighted energy accumulation
→ Naabot ang energy increment ng isang pulse → Metering pulse
Ito ay mga functional na relasyon, hindi mga tagubilin sa pag-wire. Ang paglipat ng comparator na kumpleto na ang conversion ay hindi ang metering pulse na nabuo sa ibaba.
Positibong Integrasyon: I-convert ang Input Tungo sa isang Boltahe na Pagbabago
Ang input integration ay tumatagal sa isang nakapirming interval, T₁. Para sa isang konstanteng input, ang laki ng output excursion ng ideal integrator ay:
|ΔV₁| = |Vin| × T₁ / (Rint × Cint)
Ang mas malaking input ay nagbubunga ng mas matarik na ramp. Ang mas mahabang integration interval ay nagbubunga ng mas malaking excursion. Para sa isang nagbabagong input, ang panghuling excursion ay nakasalalay sa area ng input sa integration window, hindi sa isang solong instantaneous peak.
Dito, ang ΔV ay isang pagbabago sa boltahe. Ang katumbas na pagbabago sa charge ay ΔQ = Cint × ΔV; ang dalawang kantidad ay hindi maaaring pagpalitin.
Negative Integration: Pagbalik sa Starting Threshold sa isang Kilalang Slope
Pagkatapos ng input integration, ang circuit ay lilipat sa isang reference na nagtutulak sa output pabalik sa starting threshold nito. Ang ideal na magnitude ng return-slope ay:
|S₂| = |Vref| / (Rint × Cint)
Kung ang parehong phase ay gumagamit ng parehong Rint at Cint at bumalik sa parehong threshold:
|Vin| × T₁ = |Vref| × T₂
Samakatuwid:
T₂ = T₁ × |Vin| / |Vref|
Ang normal na conversion ay may dalawang ramp: ang isa ay lumalayo sa panimulang punto; ang isa naman ay bumabalik dito. Nakikita ng comparator ang return threshold, na nagpapahintulot sa controller na ihinto ang pag-time ng T₂.
Para sa isang illustrative input na 0.5 V, reference magnitude na 1 V at T₁ na 20 ms, ang ideal na T₂ ay 10 ms. Ito ay mga input sa kalkulasyon, hindi mga espesipikasyon para sa isang partikular na metro.
Ang dual-slope conversion ay nagpapahintulot sa mga ideal na halaga ng shared RC components na mag-cancel mula sa ratio. Mahalaga pa rin ang offset, leakage, threshold error, at overload recovery. Ang mga praktikal na implementasyon ay maaaring magsama ng auto-zero at residual-clearance phases. Tingnan ang Paliwanag ng Analog Devices tungkol sa integrating ADC architectures.
2. Saan Pumapasok ang Interference—at Ano ang Binabago Nito?
Ang parehong external disturbance ay maaaring magdulot ng iba't ibang resulta depende sa node na mararating nito.
| Lokasyon ng coupling | Dami ng circuit na apektado | Agad na sintomas |
|---|---|---|
| Pag-sample at input ng integrator | Boltahe ng input, kuryente o pinagsamang area | Pagbabago ng ramp-slope o paglipat ng endpoint |
| Suplay, reperensiya at reperensiyang ground | Headroom ng amplifier, return slope o threshold ng paghahambing | Pag-clip, binagong return time o endpoint jitter |
| Kontrol ng switch, orasan at reset | Tagal ng phase, oras ng paglipat o bilang ng balidong timer | Mga pagtalon sa conversion, mga timeout, o mga restart |
| Pulse driver at receiver interface | Mga antas ng lohika, lapad ng pulso, mga gilid, o reference ng receiver | Mga maling pulso, mga namiss na bilang, o mga nawawalang panlabas na pulso |
Ang isang karaniwang-mode na pagkagambala na sabay na nagpapagalaw sa parehong mga input terminal ay hindi awtomatikong isang error sa pagsukat ng differential. Gayunpaman, ang may hangganang common-mode rejection, hindi magkatugmang mga impedance ng input-filter, o isang nalampasang common-mode range ay maaaring pahintulutan itong makaapekto sa resulta.
Iba-ibahin din ang pansamantalang error sa panahon ng interference, pagbawi pagkatapos ng pangyayari, at pangmatagalang pinsala sa hardware. Ang isang maikling paghinto sa output ay hindi nagtatatag ng permanenteng pagkasira ng bahagi.
Ang mga error sa orasan ay nangangailangan din ng konteksto. Kung ang nakapirming interval ng integrasyon at ang bilang ng pagbabalik ay gumagamit ng parehong matatag na orasan, ang isang karaniwang scale factor ng dalas ng orasan ay nagkakansela mula sa kanilang ratio. Ang isang pagkagambala sa orasan sa pagitan ng mga phase, isang nawalang gilid, o isang reset ay maaari pa ring makasira sa isang conversion. Hiwalay, ang akumulasyon ng enerhiya ay nakasalalay sa lumipas na oras: ang pagkansela ng ratio ng conversion ay hindi ginagarantiyahan ang isang tumpak na time base ng enerhiya.
3. Mga Positibong-Integrasyon na Pagkakamali: Bakit Nagbabago, Nao-clip o Humihinto ang Ramp?
Ang Input Interference ay Isinama Kasama ng Signal
Ipagpalagay na ang aktwal na input ay binubuo ng nais na signal na Vin(t) kasama ang isang disturbance na vn(t). Para sa isang ideal na inverting integrator, ang disturbance ay nag-aambag ng karagdagang output excursion:
δV₁ = −[1 / (Rint × Cint)] × ∫ vn(t) dt, na isinama mula 0 hanggang T₁
Ang agarang implikasyon ay kapaki-pakinabang: ang net area ng disturbance sa loob ng integration window ang tumutukoy sa kontribusyong ito sa conversion error.
Kung ang positibo at negatibong mga area nito ay nagkakansela, ang endpoint error ay maaaring maliit. Kung ang window ay sumasaklaw lamang sa bahagi ng isang cycle, o ang disturbance ay naglalaman ng offset, ang endpoint ay lumilipat. Ang isang fixed integration interval ay maaaring mag-reject ng ilang periodic disturbances sa pamamagitan ng averaging; hindi nito awtomatikong inaalis ang bawat high-frequency signal.
May isa pang daan. Ang high-frequency interference ay maaaring ma-rectify ng mga nonlinear junction sa front end, na lumilikha ng isang low-frequency o DC error. Ang integrator pagkatapos ay tumatanggap ng isang signal na distorted na. Ang pagpapalawig lamang ng integration interval ay maaaring hindi mag-alis ng error na iyon. Tutorial ng Analog Devices MT-096 nagpapaliwanag ng RF rectification sa mga precision amplifier.
Ebidensya na hahanapin: ang input phase ay nagsisimula at nagtatapos nang normal, ngunit ang dulo nito at ang kasunod na oras ng pagbabalik ay nagbabago kasama ang input disturbance. Unang itatag kung nagbago ang input area o kung ang integrator mismo ay tumigil sa pagiging linear.
Hindi Sapat na Headroom Pinipilipit ang Ramp
Ang linear integration relationship ay nalalapat lamang habang ang amplifier ay nananatili sa loob ng mga tinukoy na kondisyon ng operasyon nito.
Ang isang labis na input, o isang supply disturbance na nagpapababa ng available na output swing, ay maaaring magtulak sa ramp patungo sa output limit ng amplifier. Ang waveform ay nagkakaroon ng plateau. Maaaring naroroon pa rin ang input, ngunit ang output ay hindi na sumusunod sa inaasahang slope, kaya ang conversion ay nawawalan ng impormasyon tungkol sa input area.
Iyon ay naiiba sa isang patag na ramp na dulot ng tunay na zero input. Paghambingin ang input, supply, at integrator output nang magkasama:
- May input, ang output ay malapit sa swing limit nito: siyasatin ang headroom o sobrang karga.
- Hindi aktwal na nakakonekta ang input, pinapanatili ng output ang nakaraang halaga nito: suriin ang estado ng paglipat at ang landas ng input.
- Ang abnormal na pag-uugali ay nagpapatuloy saglit pagkatapos bumalik ang normal na mga kondisyon: suriin ang pagbawi mula sa sobrang karga bago tapusin na nasira ang amplifier.
Ang common-mode overrange, output saturation, at CMOS latch-up ay magkakaibang kondisyon. Ang isang diagnosis ng latch-up ay nangangailangan ng ebidensya tulad ng pag-uugali na partikular sa device, abnormal na kasalukuyan, at mga katangian ng pagbawi—hindi lamang isang patag na waveform.
Ang Paglipat at Pagtulo ay Nagbabago sa Kasalukuyang Pagsasama
Ang mga paglipat ng analog-switch ay maaaring magpasok ng charge. Kung ang isang net charge ΔQ ay umabot sa integrating capacitor, ang nagreresultang hakbang ng boltahe ay humigit-kumulang:
ΔVstep ≈ ΔQ / Cint
Ito ay madalas na lumilitaw bilang isang hakbang sa sandali ng paglipat sa halip na isang pare-parehong pagbabago sa dalisdis. Ang pamamahagi ng charge ay nakasalalay sa switch at sa nakapalibot na circuit; ang buong halaga ng charge-injection sa datasheet ay hindi dapat awtomatikong italaga sa Cint. Tingnan ang tutorial ng Analog Devices na MT-088 tungkol sa analog switch.
Ang isang tuluy-tuloy na karagdagang leakage current ay kumikilos nang higit pa tulad ng isang dagdag na input. Ang magnitude ng slope-error nito ay humigit-kumulang |Ileak| / Cint. Kapag maliit ang nais na input current, ang parehong leakage ay nagdudulot ng mas malaking relatibong error.
Ang charge injection at leakage ay mga umiiral na di-perpekto ng circuit. Itatag kung ang panlabas na panghihimasok ay nagpapalala sa mga ito sa pamamagitan ng paghahambing ng mga waveform, mga kondisyon ng operasyon, at pag-uugali ng device bago, habang, at pagkatapos ng kaganapan.
4. Mga Negatibong-Integrasyon na Pagkakamali: Bakit Nagiging Mali ang Pagbalik sa Threshold?
Ang Pagbabago ng Reference ay Nagbabago sa Bilis ng Pagbabalik
Dahil hindi nagbabago ang input-integration endpoint, ang mas maliit na reference magnitude ay nagbubunga ng mas mababaw na return ramp at mas mahabang T₂. Ang mas malaking reference magnitude ay gumagawa ng kabaligtaran.
Para sa maliit na pagbabago sa reference na nananatiling halos pare-pareho sa panahon ng de-integration, ang kabaligtarang relasyon ay nagbibigay ng:
δT₂ / T₂ ≈ −δVref / Vref
Dito, ang Vref ay tumutukoy sa reference magnitude. Kung ang downstream processing ay gumagamit pa rin ng nominal reference value, ang mas mahabang T₂ ay binibigyang-kahulugan bilang mas malaking input. Ang unang bunga ay isang gain error, hindi kinakailangang isang stopped pulse output.
Kung ang reference ay nagbabago sa buong de-integration, ang return slope ay nagbabago kasabay ng oras. Suriin ang integral ng reference sa yugtong iyon sa halip na umasa sa isang instantaneous na pagbasa ng boltahe.
Ang Reference Ay Hindi Naitakda Nang Tama
Maaaring i-command ng controller ang de-integration nang hindi naitatatag ang nilalayong reference current. Ang output ay maaaring pagkatapos ay magpatuloy, dahan-dahang lumihis, o tumugon pangunahin sa leakage at bias. Ang maling reference polarity ay maaaring magtulak dito palayo sa endpoint.
Ang mapagpasyang obserbasyon ay: pagkatapos ng switching command, natatanggap ba talaga ng integrating node ang kuryente sa kinakailangang direksyon?
Ito ay mas nagbibigay-impormasyon kaysa sa pagbibigay ng mataas na output sa isang bumagsak na negatibong suplay. Ang de-integration ay nangangailangan ng isang salungat na kuryente; kung ang circuit ay nangangailangan ng hiwalay na negatibong suplay ay nakasalalay sa implementasyon nito.
Ang Ingay sa Threshold ay Nakakasira sa End-of-Conversion Event
Ang isang comparator ay tumutugon sa pagkakaiba sa pagitan ng dalawang input nito. Malapit sa endpoint, ang ingay sa ramp o comparison reference ay maaaring paulit-ulit na baguhin ang tanda ng pagkakaibang iyon. Ang nagreresultang transisyon ay maaaring maaga, huli, o paulit-ulit. Ang gabay ng Texas Instruments’ comparator-with-hysteresis naglalarawan ng maraming transisyon na dulot ng ingay malapit sa isang threshold.
Para sa isang maliit na epektibong threshold error δV at isang humigit-kumulang na konstanteng slope ng endpoint, ang magnitude ng timing-error ay:
|δt| ≈ |δV| / |S₂|
Dahil dito, ang parehong disturbance sa boltahe ay lumilikha ng mas malaking error sa timing kapag mas mabagal ang return ramp.
Ang susunod na mangyayari ay nakadepende sa control logic. Ang pag-capture sa maagang edge ay nagpapaikli sa sinusukat na interval. Ang hindi pag-detect sa valid edge ay maaaring magdulot ng pagkaantala sa pagkumpleto o mag-trigger ng timeout. Ang walang hanggang paghihintay ay nakadepende sa timeout at recovery behavior ng implementasyon; hindi ito isang hindi maiiwasang “comparator lockup.”
Obserbahan ang integrator output, comparator output, at conversion-complete state sa parehong time base. Iyon ang nagtatangi sa analog return fault mula sa isang missed digital event.
Binabago ng Capacitor Memory at Residue ang Susunod na Starting Point
Dahil sa dielectric absorption, ang behavior ng capacitor ay nakadepende sa nakaraang history ng charge at discharge. Ang hindi kumpletong pag-clear ng residual ay maaari ring maging sanhi upang magsimula ang susunod na conversion mula sa ibang level. Ang mga error na ito ay maaaring maging mas kapansin-pansin pagkatapos ng pagbabago sa input-amplitude o polarity.
Ang Dokumentasyon ng Microchip TC500-family naglalarawan ng isang yugto ng paglilinis ng residual at nangangailangan ng mababang dielectric absorption sa integrating capacitor. Suriin ang error budget, leakage at pag-uugali na nakadepende sa kasaysayan. Ang isang dielectric label lamang ay hindi nagpapatunay na ang isang integrator ay papasok sa permanenteng saturation pagkatapos ng ilang mga siklo.
5. Paano Nagiging Mga Error sa Pulse ng Pagsukat ang Mga Integrasyon na Pagkakamali?
Sa modelong ginamit dito, ang bawat wastong conversion ay nagbibigay ng pagtatantya ng kuryente, P̂. Ang downstream processing ay nag-iipon ng enerhiya gamit ang kaugnay na time interval: ΔE = P̂ × Δt, na may kuryente sa kW at oras sa oras para sa enerhiya sa kWh. Ang simpleng pagbibilang ng mga nakumpletong conversion ay hindi gagawa ng gawaing ito, lalo na kapag nag-iiba ang mga return time. Kapag naabot na ng accumulator ang energy increment ng isang pulse, ito ay maglalabas ng pulse at itatabi ang natira.
Ang isang calibration-frequency (CF) pin at isang isolated meter pulse terminal ay maaaring gumamit ng iba't ibang scaling o operating rules. Gamitin ang pulse constant at ang mga kondisyon na enable/no-load para sa partikular na output na inoobserbahan.
Para sa isang pulse constant K sa impulses/kWh at steady nonnegative active power P sa kW para sa napiling direksyon ng enerhiya, ang ideal average pulse frequency ay:
f = K × P / 3600 Hz
Ito ay naghihiwalay ng apat na posibleng kinalabasan.
Masyadong Mataas o Masyadong Mababa ang Dalas ng Pulso
Maaaring baguhin ng isang error sa input-area, pagbabago ng reference, o error sa pag-timing ng endpoint ang pagtatantya ng kuryente. Ang nagpapatuloy na bias ay nagbabago sa average na dalas ng pulso.
Maaaring bawasan ng downstream averaging ang random jitter, samantalang ang isang persistent signed bias ay maaaring patuloy na maipon. Ang pagbabago sa isang pulse interval lamang ay hindi nagtatatag ng long-term energy error. Sa mababang kuryente, ang inaasahang interval ay maaaring mahaba mismo: para sa isang illustrative K na 1,000 impulses/kWh at P na 0.01 kW, ang ideal average interval ay 360 segundo, basta't ang output ay naka-enable at higit sa no-load threshold nito.
Paminsan-minsang Naantala ang Pulse Output
Maaaring maantala ng isang conversion timeout, supply reset, o interrupted phase sequence ang pagpasok ng bagong data sa energy accumulator. Kung agad na hihinto ang mga pulso ay depende sa kung paano hinahawakan ng sistema ang invalid na data: itinatapon ito, pinapanatili ang nakaraang halaga, o sinususpinde ang pagsukat.
Dahil dito, walang nakapirming one-to-one na relasyon sa pagitan ng isang abnormal na conversion at isang nawalang metering pulse.
Tuluy-tuloy na Humihinto ang Pulse Output
Maaaring hindi makumpleto ang conversion, maaaring manatili sa reset ang controller, maaaring hindi paganahin ang pulse generation, o maaaring pumalya ang output interface.
Ang mga aktwal na metering IC ay maaari ding sugpuin ang mga pulso nang sadya sa ilalim ng mga tinukoy na kondisyon. Halimbawa, ang datasheet ng ADE7755 ay naglalarawan ng pagsupil ng pulso sa panahon ng undervoltage reset at walang-karga na operasyon. Ito ay ebidensya ng pag-uugali ng output, hindi isang halimbawa ng dual-slope converter.
Ang Receiver ay Sobrang Nagbibilang o Kulang ang Bilang
Ang isang pagkagambala sa output interface ay maaaring lumikha ng dagdag na mga pagtawid sa threshold at mga maling bilang. Maaari rin nitong baguhin ang antas ng signal o lapad ng pulso upang ang isang balidong pulso ay hindi na matugunan ang mga kinakailangan ng receiver. Ang labis na pag-filter ng input ay maaari ding tanggihan ang mga lehitimong makitid na pulso.
Ihambing ang pinagmulan at ang receiver. Ang isang tamang waveform ng pinagmulan na may maling mga bilang na natanggap ay nagtuturo ng imbestigasyon sa interface. Ang gabay sa pulse-counter ng VIOX ay nagbibigay ng kaugnay na background sa pagbibilang at mga kondisyon ng input.
6. Ikonekta ang Sintomas, Mekanismo at Ebidensya
| Naobserbahang sintomas | Posibleng landas ng disturbance | Kinakailangang ebidensya |
|---|---|---|
| Nagbabago ang mga endpoint ng input-integration, ngunit nananatiling tuluy-tuloy ang ramp | Input disturbance, offset o dagdag na leakage | Mga katumbas na pagbabago sa input area, endpoint at return time |
| Nag-clip ang input-integration ramp | Input overload o hindi sapat na output headroom | Aktuwal na mga limitasyon sa input, supply, at output-swing |
| May lumilitaw na hakbang sa paglipat | Pag-iniksyon ng charge o pag-uugnay ng control-signal | Pag-timing ng hakbang kaugnay sa gilid ng paglipat |
| Bumabagal ngunit natatapos ang de-integration | Nagbago ang reference o return current | Pagkakasundo sa pagitan ng reference, ramp slope, at mga pagbabago sa T₂ |
| Walang trend ng pagbabalik habang nagde-de-integrate | Landas ng reperensiya o fault sa estado ng switch | Inuutos na estado kumpara sa aktwal na tugon ng node |
| Tumatawid ang ramp sa endpoint, ngunit nag-timeout ang conversion | Problema sa comparator, capture o estado ng kontrol | Pagkakasunod-sunod ng analog crossing, digital edge at estado ng pagkumpleto |
| Nag-coincide ang pagkaantala ng pulso sa reset | Landas ng suplay o reset | Korelasyon ng oras sa pagitan ng supply event, reset at mga nawawalang pulso |
| May mga source pulse, ngunit hindi nabibilang ng receiver ang mga bilang. | Driver, isolation, kable o configuration ng input. | Mga antas, lapad, gilid at naipong bilang sa magkabilang dulo. |
Ang bawat kandidato ay isang maipapaliwanag na paliwanag. Ang pagkumpirma sa mekanismo ay nangangailangan ng magkakaugnay na ebidensya; ang sintomas ay hindi mismo ang pangalan ng isang nasirang bahagi.
7. Itugma ang Mga Pagpapabuti sa EMC sa Nabigong Paggana
Protektahan ang Input Nang Hindi Nagpapakilala ng Bagong Error sa Pagsukat.
Ang proteksyon at pag-filter ng input ay dapat isaalang-alang ang pagpapahina ng ingay, impedance ng source, oras ng pag-aayos, at ang pagtutugma ng amplitude/phase ng mga channel ng pagsukat ng boltahe at kasalukuyan. Ang isang waveform na pinakinis ng mas malaking capacitor ay hindi awtomatikong mas tumpak na pagsukat ng kuryente.
Sa mga small-signal integrating node, isama ang pagtagas ng clamp at analog-switch sa pagtatasa. Suriin muli ang katumpakan sa mababang karga kasama ang immunity pagkatapos ng isang pagbabago.
Panatilihing Hindi Gumagalaw ang mga Reference Node Dahil sa Maingay na mga Return Current.
Suriing hiwalay ang mga sensitibong koneksyon ng reference mula sa pagbabago ng supply, digital at output return currents. Ang shared impedance ay maaaring mag-convert ng mga current na iyon sa mga error sa pagsukat. Ang paglalagay ng decoupling at mga return path ay kasinghalaga ng nominal capacitance.
Gabay sa aplikasyon ng Analog Devices’ 71M6511 EMC nagbibigay ng mga halimbawa na kinasasangkutan ng mga reference path, input filtering at layout. Ang mga halaga ng resistor at capacitor nito ay hindi dapat ilipat sa isang hindi kaugnay na disenyo nang walang pagsusuri.
Tanggapin ang mga Maling Kaganapan sa Comparator Nang Hindi Nawawala ang Katumpakan ng Timing
Ang naaangkop na hysteresis o input conditioning ay maaaring mabawasan ang paulit-ulit na mga paglipat ng threshold. Gayunpaman, binabago ng hysteresis ang epektibong trip point, at nagpapakilala ng pagkaantala ang filtering. Parehong kabilang sa conversion-error budget.
Dapat matukoy ng control logic ang mga conversion timeout, abnormal na phase state at hindi balidong resulta, at itala ang mga recovery event. Ang watchdog restart ay hindi awtomatikong nagbibigay-halaga sa enerhiya sa panahon ng pagkaantala. Patunayan ang paghawak ng data at pagbawi pati na rin ang pag-restart ng execution.
Panatilihin ang mga Balidong Pulso Habang Pinoprotektahan ang Interface
Ang driver, isolator, pull-up, clamps at receiver ay nangangailangan ng magkatugmang mga kinakailangan sa elektrikal at timing. Pagkatapos idagdag ang proteksyon, muling suriin ang balidong lapad ng pulso, pag-uugali ng gilid at maximum na bilang ng rate.
Kung saan ang mga shielded cable ay papasok sa isang conductive enclosure, isama ang entry bond sa pagsusuri ng sistema. Tingnan ang VIOX's EMC cable gland guide. Ang shielding sa pagpasok ng cable ay tumutugon sa isang bahagi ng coupling path; hindi nito pinapalitan ang disenyo ng reference at return-path sa antas ng board.
Beripikahin ang Higit Pa sa Isang Kumikislap na Pulse Indicator
Itala ang normal na operasyon, pag-uugali sa panahon ng disturbance at pagbawi sa ilalim ng naaangkop na IEC 62052-11 o GB/T 17215 bahagi at plano ng pagsubok ng produkto. Ang mga antas ng pagsubok at pamantayan sa pagtanggap ay nakasalalay sa nauugnay na edisyon, port at mga kondisyon ng kagamitan. Ang isang transient voltage suppressor (TVS) o reference schematic ay hindi maaaring magtatag ng pagsunod sa pagpupulong.
Ang isang kapaki-pakinabang na pag-verify ay sumasagot sa apat na tanong: nakabawi ba ang integration waveform, natapos ba ang conversion sa tamang oras, nagtugma ba ang bilang ng source at receiver, at natugunan ba ng measurement error at retained data ang mga kinakailangan bago at pagkatapos ng event?
Para sa input integration, suriin ang input area. Para sa de-integration, suriin ang return slope at endpoint. Para sa metering pulses, suriin ang accumulation at transmission. Ang pagkonekta sa mga obserbasyong iyon ay nagpapakilala ng measurement bias, conversion interruption, at output-reception faults.
